[发明专利]存储器编译方法、装置及生成的存储器

说明书

本发明提供了一种存储器编译方法、装置及生成的存储器，首先对构成存储器的存储阵列、读写译码进行结构化的定义，根据其结构化的定义形成硬件描述语言模块，根据硬件描述语言模块形成网表，进而通过规则化的布局、布线形成版图。在对存储器的存储阵列进行结构化定义时，先对存储单元进行结构化定义，根据存储器的位数、项数重复调用存储单元的结构化定义形成存储阵列的结构化定义，形成的存储器的存储阵列的结构是规则化的，从而提高了时序性能，规则化的存储阵列使得布局布线容易控制，在面积、布局可控等方面性能较高。存储单元基于门级单元内部路径透明可见，从而便于用户对存储器内部电路进行修改以及便于后续的静态时序分析。

技术领域

本发明涉及数字计算机系统的存储器系统技术领域，尤其涉及一种存储器编译方法、装置及生成的存储器。

背景技术

半导体存储器(memory)是一种以半导体电路作为存储媒介的存储器，其最早出现于二十世纪60年代，至今已经历了50多年的发展历程。在当今的芯片中，70％以上的晶体管是用于存储器当中的，在可以预见的将来，这一比率还将继续增加。这种状况在系统级的层次上表现得更为突出，高性能工作站和计算机中包含的半导体存储器容量可达数百G字节甚至数T字节以上，并且随着集成电路技术的发展这一容量还在持续增长。当前，各种类型存储器的产量及其市场占有率的排序依次为DRAM、SRAM、ROM、EPROM、E2PROM和Flash。半导体存储器通常被看作是数字逻辑系统设计中最重要的微电子器件，这些系统包括从卫星到消费类电子产品以微处理器或SoC(芯片级系统)为基础的系统。

很多集成电路设计公司致力于研发用于商业目的的存储器知识产权核心，很多芯片制造厂(Foundry)也有自己的存储器编译器，如TSMC，SMIC，UMC等提供给客户多种存储器的IPs，这种IPs往往是下到管级采用全定制方式进行设计。现有技术中生成存储器的方法一是采用芯片制造厂商提供的存储器编译器自动产生存储器，存储器编译器产生的存储单元模块可以是SRAM，ROM，也可以是Flash等等，存储器编译器可以生成不同大小的存储器单元模块，并能做到单元模块面积和速度的最优化。用户一般根据存储器编译器的产生器(Generator)来产生所需要的存储器模块单元的GDSII文件和网表文件等。

现有技术中生成存储器的方法二是通过第三方逻辑综合工具(Design Compiler)生成存储器，设计库(Design Ware)是由集成电路设计工具厂商提供，其本质是寄存器文件堆的逻辑级实现，第三方逻辑综合工具在逻辑综合过程中调用设计库，综合生成一个简易的寄存器文件存储单元阵列门级网表，供后端物理设计使用。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

对于采用存储器编译器自动产生存储器，其编译器生成的存储器在数字后端设计中对于基于标准单元的设计流程是不透明的，用户看到的只是一个宏单元，不能修改存储器内部的电路和版图。从而在静态时序分析(STA)中只能依靠存储器编译器的生成器产生的.lib文档文件来获取它的时序信息，它内部路径上的器件类型、大小和连通方式均不可见，内部器件的延迟信息更加不可见，给静态时序分析带来了巨大的不便，降低了分析的准确性。对于通过第三方逻辑综合工具(Design Compiler)生成存储器，其编译器生成的存储器在数字后端设计中对于基于标准单元的设计流程是透明的，但这种方式生成的网表可读性较低，由网表逻辑综合的结果不固定，内部逻辑可读性较差，布局布线不易控制，从而造成时序、面积、布局可控性等性能较差。

发明内容

本发明提供一种存储器编译方法、装置及生成的存储器，生成的存储器基于门级标准单元是透明可见的，从而便于用户对存储器内部电路进行修改以及便于后续的静态时序分析，同时存储器基于门级标准单元，形成规则化的存储阵列结构，布局布线容易控制，从而在时序、面积、布局可控等方面性能较高。

一方面，本发明提供一种存储器编译方法，所述方法包括：

接收用户输入的用户需求定义及存储器结构配置参数；