[发明专利]一种用于逐次逼近模数转换器的冗余循环平均方法

说明书

该发明公开了一种提高电阻电容型逐次逼近模数转换器SFDR的冗余循环平均方法，涉及微电子学与固体电子学领域，特别是该领域中电阻电容型逐次逼近模数转换器中的电容设置方法。电容失配校正技术研究首先考虑的是易于片上实现，基于LMS算法的校正方案精度高且校准效果好，但初始值若选取不当会导致算法复杂度增加，甚至不收敛，不易于片上实现，而传统辅助DAC的校正技术最易于片上实现且成功率最高，但是不容易实现超高精度的问题，针对上述问题提出一种能提高逐次逼近模数转换器线性度的电容冗余循环平均方法，通过对电容分裂并冗余动态平均，从而具有校正电容失配的效果。

技术领域

本发明涉及微电子学与固体电子学领域，特别是该领域中电阻电容型逐次逼近模数转换器中的电容设置方法。

背景技术

ADC是模拟系统与数字信号处理(DSP)的“桥梁”。ADC一般分为全并行模数转换器(Flash ADC)、流水线模数转换器(Pipeline ADC)、过采样模数转换器(ΣΔADC)以及逐次逼近模数转换器(SAR ADC)。相比流水线、过采样以及Flash等几种类型的ADC，SAR ADC具有结构简单、面积小、易于片上集成等优点。但是由于受目前工艺条件限制，电容只能满足10位的匹配精度,不容易实现高精度，因此，利用校正技术来克服工艺缺陷在高精度ADC设计中必不可少。如何在片上实现高效的电容失配校正技术，是超高精度ADC的设计必须面临的一个难题。电容失配校正技术通常采用以下三种设计方案：方案1为辅助DAC前台校正方法，包括文献A.T.Nguyen,J.Xu and Z.Yang,“A 14-bit 0.17mm² SAR ADC in 0.13μm CMOSfor high precision nerve recording”,in Proc.Of IEEE CICC,pp.1–4,2015.该方法采用DAC前台校正技术采用校正DAC校正电容失配误差，校正后性能会有明显的改善，但是校正DAC不仅功耗和面积较大，还需要打断模数转换器的正常工作。尽管如此，基于DAC的校正方案是目前最成熟、最稳定、成功率最高且最容易在片上实现的方案。方案2为慢而精确的辅助ADC校正方法，包括文献S.Chen,R.Brodersen,“A 6-bit 600-MS/s 5.3-mWAsynchronous ADC in 0.13μm CMOS，”IEEE Journal of Solid-State Circuits,2006,41(12):2669–2680.该慢而精确的辅助ADC校正方法采用一个慢而精确的辅助ADC与主ADC一起对输入电压进行转换，辅助ADC的输出作为主ADC输出的参考，“最小均方误差”算法根据辅助ADC的输出值调节主ADC的待校正参数，使得两个ADC输出的差值越来越小，最后收敛。辅助ADC校正技术精度高，易于片上集成，但由于该校正方法除了需设计主ADC之外，还需要设计另外一个更精确的辅助ADC，增加了设计的复杂度，也增加了芯片的功耗和面积。方案3为插入伪随机(PN)序列的校正方法，该方法文献有Y.Zhou,B.Xu,Y.Chiu,“A 12bit 160MS/s Two-Step SAR ADC With Background Bit-Weight Calibration Using a Time-DomainProximity Detector,”IEEE Journal of Solid-State Circuits,2015,50(4):920–931.该方法通过伪随机序列和输入信号一同送入模数转换器，通过伪随机序列在模数转换器中的传输，将电容误差等信息携带在伪随机序列幅度上，并在数字域对模数转换器数字输出进行处理，利用误差估计模块提取伪随机序列上携带的电路误差信息，利用误差校正模块根据电路误差的估计值对数字输出进行校正，最后将插入的伪随机序列在数字输出中消除，得到正确的数字输出。插入伪随机(PN)序列的校正算法虽然精度高，但是不容易收敛，不易于片上实现。