[发明专利]超结器件的制造方法

说明书

本发明公开了一种超结器件的制造方法，包括步骤：进行光刻刻蚀形成多个沟槽；进行沟槽形成P型柱；进行光刻加注入形成P型阱；进行第一氧化膜生长并光刻刻蚀形成保护环氧化膜；进行栅氧化膜和N型重掺杂的第一层多晶硅生长并进行光刻刻蚀形成多晶硅栅；以多晶硅栅为自对准条件进行全面的N型离子注入形成源区；淀积层间膜，进行光刻刻蚀形成接触孔的开口并在接触孔的开口中填充金属；进行正面金属淀积形成正面金属层，进行光刻刻蚀形成由正面金属层组成的栅极和源极。本发明能减少光刻工艺次数，能使器件的性能和可靠性得到保持，能降低制作成本，缩短生产周期。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种超结(superjunction)器件的制造方法。

背景技术

超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。

现有超结器件中，在电流流动区中，有交替排列的P型柱和N型柱，以条状的P-N柱即交替排列的P型柱和N型柱的结构为例，每个N柱的上方有一个多晶硅栅，该多晶硅栅可以部分覆盖周边的P柱，也可以不覆盖，每个P柱的上方有一个P型阱(P Well)，在P型阱里有一个N+源区，有一个接触孔，源极金属通过接触孔与源区相连，源极金属通过经过一个高浓度的P+接触区与P区即P型阱相连，源极金属即为组成源极的正面金属层。

现有的沟槽填充型的超结器件的制造方法中，一般需要10次光刻，现分别按顺序说明如下：

光刻1：对应于0层，或者标记层，通过光刻和刻蚀形成对准标记和套刻精度测试标记。

光刻2：用于定义JFET区域，JFET区域位于后续在电荷流动区中形成的多晶硅栅所覆盖的漂移区的底部，在光刻定义出JFET区域后通过N型离子注入形成JFET区域，JFET区域用于减低器件的导通电阻。

光刻3：用于设定沟槽的形成区域，沟槽形成之后通过外延填充形成P型柱。

光刻4：用于设定P型阱的形成区域。

光刻5：在设定介质膜覆盖区的形成区域。

光刻6：在设定形成多晶硅栅的区域。

光刻7：在设定形成Nplus离子注入区即源区的区域。

光刻8：在设定形成接触孔的区域。

光刻9：在设定对正面金属层进行刻蚀的区域，正面金属层刻蚀后一般形成的源极和栅极。

光刻10：在设定对钝化层进行刻蚀的区域。

上述的现有方法中，光刻1可以通过后续沟槽工艺的优化，使得沟槽工艺形成的标记能为后续的工艺所用而省略；钝化层光刻即光刻10也可以通过结构的优化而省略；JFET光刻即光刻2在损失一些Rdson的情况下可以被省略，但其他的光刻层是基本不能略的。事实上，虽然有上面的可以省略层，实际产品设计和制作中为了获得器件良好的性能，如：低的Rdson，低Rdson需要采用JFET注入；高的EAS，高EAS要求过渡区的设计可以灵活；高的可靠性性，需要钝化层光刻；也即为了获得器件良好的性能基本还是采用上述10层光刻工艺制作超结器件。

发明内容