[发明专利]一种eFuse存储电路

说明书

本发明提供了一种eFuse存储电路，包括：存储单元阵列，其包括多个存储单元；灵敏放大器，与所述存储单元阵列连接，用于对所述eFuse存储电路的状态进行检测，其中，所述存储单元阵列由其控制端阵列控制其工作状态，以使多个所述存储单元之一处于编程状态或读取状态。本发明的eFuse存储电路将熔丝的编程控制端和读取控制端集成到存储单元中，编程时直接给存储单元供电，从而提高存储单元阵列的编程电流的稳定性；并且在编程电流不是特别大或者面积要求不是非常严格时，可以实现单电源供电。

技术领域

本发明涉及半导体器件领域，具体而言涉及一种eFuse存储电路。

背景技术

eFuse(电可编程熔丝)属于一次性编程的存储器，随着eFuse理论与技术的逐渐成熟，eFuse的应用范围迅速扩大。

现有eFuse存储单元的常见架构利用编程晶体管为熔丝编程时提供电流，通常情况下，一个编程晶体管往往挂载了很多个bitcell(存储单元)，因此会有很长的金属走线，而随着eFuse工艺尺寸的不断减小，金属走线上的IR drop(电压降)越来越大，使得编程晶体管的输出电压有一个很大的波动范围，熔丝的编程电流也在一个很大的范围内变化，这不利于eFuse的稳定性和可靠性。

因此，有必要提出一种新型的eFuse存储电路，以解决现有的技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种eFuse存储电路，包括：

存储单元阵列，其包括多个存储单元；

灵敏放大器，与所述存储单元阵列连接，用于对所述eFuse存储电路的状态进行检测，

其中，所述存储单元阵列由其控制端阵列控制其工作状态，以使多个所述存储单元之一处于编程状态或读取状态。

进一步地，所述控制端阵列包括多对编程控制端和读取控制端，每对编程控制端和读取控制端用于控制多个所述存储单元中相应存储单元的工作状态。

进一步地，所述存储单元包括编程晶体管、读取晶体管和熔丝，其中所述熔丝分别与所述编程晶体管和所述读取晶体管连接，其中，

当所述编程控制端有效时，所述编程晶体管导通，所述存储单元处于编程状态；

当所述读取控制端有效时，所述读取晶体管导通，所述存储单元处于读取状态。

在本发明的一个实施例中，所述编程晶体管包括PMOS管，所述读取晶体管包括NMOS管。

在本发明的一个实施例中，其中，

所述PMOS管的源极用于连接电源电压，栅极连接所述编程控制端，漏极连接所述熔丝的一端，所述熔丝的另一端用于连接地电压；

所述NMOS管的栅极连接读取控制端，源极连接所述PMOS管的漏极与所述熔丝的连接节点，漏极连接所述灵敏放大器。

在本发明的一个实施例中，所述熔丝为多晶硅熔丝或镍硅化物熔丝。

在本发明的一个实施例中，所述PMOS管和所述NMOS管均为厚氧晶体管。

在本发明的一个实施例中，所述PMOS管和所述NMOS管均为高压晶体管。

在本发明的一个实施例中，所述eFuse存储电路用于冗余电路。