[发明专利]12通道收发变频信道装置

说明书

本发明属于变频信道领域，具体涉及实现微小型化设计的多通道收发组件，包括变频接收模块、发射激励模块、频综模块和电源模块，整体分为上下两层结构，其中上层包括电源模块、频综模块和发射激励模块，下层为变频接收模块。本发明实现的12通道变频收发处于射频段，在同类设计中具有体积小、重量轻、可靠性高的特点。

技术领域

本发明属于变频信道领域，具体涉及实现微小型化设计的多通道收发组件。

背景技术

变频信道位于天线与处理机之间。在无线通信链路中处于关键模块。其主要完成射频信号变换到中频接收所需信号和中频发射信号变换到射频输出信号。通常变频信道设计采用的混合集成方式实来现。采用这种方式设计多路变频信道时零部件繁多，产品体积较大，重量大，可靠性低。这些问题都严重影响现代无线通信的发展。

现有专利如专利申请号为：CN201320269285.X，申请日为2013.05.17，名称为“一种DTMB系统中的多信道变频处理器”的发明专利，其技术内容如下：本实用新型涉及一种DTMB系统中的多信道变频处理器，结构包括：信号输入端口、宽带滤波器、低噪声放大器、六分配器、多信道变频处理器、六混合器、信号输出端口，其特征在于：所述多信道变频处理器由六个规格相同的信道变频处理单元构成，所述信号输入端口与宽带滤波器、低噪声放大器、六分配器、多信道变频处理器、六混合器、信号输出端口依次相连接。

再如专利申请号为CN201520947674.2，申请日为2015.11.24，名称为“一种基于数字上变频器的八信道发射机”的实用新型专利，其技术内容如下：本实用新型公开一种基于数字上变频器的八信道发射机，它包括DSP数字信号处理器，DSP数字信号处理器分别连接MCU控制器、CPLD可编程逻辑器件、ADC模数转换器、DUC1数字上变频器和DUC2数字上变频器，MCU控制器外接有串口RS232，CPLD可编程逻辑器件分别连接TCXO、双口RAM、ADC、DSP、DUC1、DUC2、Flash和DAC，ADC模数转换器和DSP数字信号处理器之间还连接有电平转换器，DSP数字信号处理器外接Flash，DUC1数字上变频器外接DAC数模转换器。

上述两专利问题件虽然都实现了多通道的信号变频，但是都属于中高频信号的处理，软件无线电技术依赖度较高，在射频微波段不适用该技术来进行信号变频处理。

发明内容

为了改善传统多路变频信道设计缺点，提高产品可靠性，本发明提出一种12通道收发变频信道。

一种12通道收发变频信道装置，其特征在于：包括变频接收模块、发射激励模块、频综模块和电源模块，整体分为上下两层结构，其中上层包括电源模块、频综模块和发射激励模块，下层为变频接收模块。

所述电源模块包括DC-DC与LDO。

所述频综模块包括时钟单元、S本振、X本振和FPGA单元；所述时钟单元包括了恒温晶振、放大电路及功分电路，恒温晶振产生100MHz的时钟信号，然后输出进入后级放大电路进行信号电平的放大，放大后的时钟信号进去功分电路的输入端，经功分电路后分三路输出，分别供给 S本振、X本振和FPGA单元作为时钟参考信号，时钟单元主要为本振及FPGA提供基本时钟信号。所述S本振包括鉴相器、运放以及VCO，鉴相器输出的鉴相电压经过运放构成的环路滤波器后输出，进入VCO的电压调谐端，VCO根据调谐电压值输出S本振信号，同时输出的本振信号将分出一个支路反馈给鉴相器，构成一个锁相环路，从而实现S本振信号的输出；所述X本振包括鉴相器、运放、VCO以及倍频器，同S本振单元一样鉴相器输出的鉴相电压经过运放构成的环路滤波器后输出，进入VCO的电压调谐端，VCO根据调谐电压值输出X本振信号，同时输出的本振信号将分出一个支路反馈给鉴相器，构成一个锁相环路，从而实现X本振信号的输出；所述FPGA单元包括了FPGA芯片、配置芯片和复位芯片，配置芯片和复位芯片通过SPI接口与FPGA芯片相连接，FPGA单元主要为两路本振提供数据命令。