[发明专利]输出驱动器和存储器的读电路

说明书

本发明提供了一种输出驱动器及存储器的读电路，所述输出驱动器包括一上拉电路、一下拉电路以及一与上拉电路和下拉电路均连接的均衡电路；所述均衡电路可为所述上拉电路和/或所述下拉电路的信号节点处提供一均衡电压，以使所述输出驱动电路保持一稳定的状态，从而在第一次接收初始信号时，能够形成稳定的输出信号。将本发明提供的输出驱动器应用于其他的电路系统中，例如存储器的读电路中，可有效保障读电路在第一次读取数据信号时，可生成稳定的输出信号，进而可确保读操作的准确性。

技术领域

本发明涉及半导体技术领域，特别涉及一种输出驱动器和存储器的读电路。

背景技术

半导体设备中通常采用一输出驱动器对芯片之间的信号进行传输。其中，所述输出驱动器的输出端与一焊垫或其他的芯片接触，以形成负载端子。在输出驱动器中，根据不同电平值的输入信号，切换输出具有不同电压域的输出信号。

然而，当输出驱动器中的输入信号还未确定之前，即，处于初始状态时，所述输出驱动器处于不确定状态，进而会输出不稳定的输出信号。此时，当第一次接收输入信号，即接收初始信号时，由于输出驱动器处于不确定状态，导致初始信号对应的输出信号不稳定，进而会产生较大的功率损耗。

发明内容

本发明的目的在于提供一种输出驱动器和存储器的读电路，以解决现有的输出驱动器在其初始状态时不稳定，进而导致在第一次输入初始信号时无法稳定的产生输出信号的问题。

为解决上述技术问题，本发明提供一种输出驱动器，包括一上拉电路、一下拉电路和一均衡电路；

所述上拉电路的输入端与所述均衡电路的输出端相连并连接至一第一节点处；

所述下拉电路的输入端与所述均衡电路的输出端相连并连接至一第二节点处；

所述上拉电路的输出端和所述下拉电路的输出端均连接至所述输出驱动器的输出端；

当所述输出驱动器中没有信号输出时，所述均衡电路分别为所述第一节点和所述第二节点提供一均衡电压，所述上拉电路输出第一电压值和/或所述下拉电路输出第二电压值。

可选的，所述均衡电路包括：一均衡信号输入端、一均衡电压产生支路、一第一开关元件和一第二开关元件；

所述均衡信号输入端与所述均衡电压产生支路

所述第一开关元件连接于所述第三节点和所述第一节点之间；

所述第二开关元件连接于所述第三节点连接，所述均衡电压产生支路于一第三节点处产生所述均衡电压；和所述第二节点之间；

当所述输出驱动器中没有信号输出时，所述均衡信号输入端接收一均衡信号，所述均衡电压产生支路在所述第三节点处产生均衡电压，所述第一开关元件和所述第二开关元件均导通。

可选的，所述均衡电压产生支路包括一第一晶体管和一第二晶体管，所述第一晶体管和所述第二晶体管的栅极均连接至所述均衡信号输入端，所述第一晶体管的源极连接至一第一电压源，所述第一晶体管的漏极与所述第二晶体管的漏极相连并连接至所述第三节点，所述第二晶体管的源极连接至一第二电压源；

当所述均衡信号输入端接收一均衡信号时，所述第一晶体管和所述第二晶体管均导通，于所述第三节点处产生均衡电压。

可选的，所述第一晶体管为PMOS晶体管，所述第一晶体管通过一第一反相器连接至所述均衡信号输入端；所述第二晶体管为NMOS晶体管，所述第二晶体管直接连接至所述均衡信号输入端。

可选的，所述第一开关元件和所述第二开关元件均为NMOS晶体管，所述第一开关元件和所述第二开关元件的栅极均连接至所述均衡信号输入端，所述第一开关元件和所述第二开关的源极均连接至所述第三节点，所述第一开关元件的漏极连接至所述第一节点；所述第二开关的漏极连接至所述第二节点。