[发明专利]一种提高电阻电容型逐次逼近模数转换器SFDR和SNDR的电容重构方法

说明书

本发明公开了一种提高电阻电容型逐次逼近模数转换器SFDR和SNDR的电容重构方法，涉及微电子学与固体电子学领域，特别是该领域中电阻电容型逐次逼近模数转换器中的电容设置方法。针对现有技术中电容失配校正技术研究首先考虑的是易于片上实现，基于LMS算法的校正方案精度高且校准效果好，但初始值若选取不当会导致算法复杂度增加，甚至不收敛，不易于片上实现，而传统辅助DAC的校正技术最易于片上实现且成功率最高，但不容易实现超高精度的问题，提出一种能提高逐次逼近模数转换器线性度的电容重构方法，通过对电容排序、选择并重构，从而达到校正电容失配的目的。

技术领域

本发明涉及微电子学与固体电子学领域，特别是该领域中电阻电容型逐次逼近模数转换器中的电容设置方法。

背景技术

ADC一般分为全并行模数转换器(Flash ADC)、流水线模数转换器(PipelineADC)、过采样模数转换器(ΣΔADC)以及逐次逼近模数转换器(SAR ADC)。品质因数(FOM)表示ADC每步转换需要的能量，是衡量ADC设计水平的重要指标。

由于受目前工艺条件限制，电容只能满足10位的匹配精度,不容易实现高精度，因此，利用校正技术来克服工艺缺陷在高精度ADC设计中必不可少。如何在片上实现高效的电容失配校正技术，是超高精度ADC的设计必须面临的一个难题。电容失配校正技术通常采用以下三种设计方案：(1)文献[Chen,S.W.M.and Brodersen,R.W.,“A 6-bit 600-MS/s 5.3-mW Asynchronous ADC in 0.13-m CMOS”,IEEE Journal of Solid-State Circuits,pp.2669--2680,2006.]采用一个慢而精确的辅助模数转换器与主模数转换器一起对输入电压进行转换，辅助模数转换器的输出作为主模数转换器的输出的参考，校正后性能会有明显的改善，但是两个校正DAC的功耗和面积已经超过了主DAC，功耗较大；(2)文献[W.Liu,P.Huang,Y.Chiu,“A 12-bit,45-MS/s,3-mW Redundant Successive ApproximationRegister analog-to-Digital Converter With Digital Calibration,”IEEE Journalof Solid-State Circuits,2011,46(11):2661–2672]采用“最小均方误差”后台校正算法，对基数(Radix)小于2的12位非二进制电容阵列的失配误差进行校正，能实时跟踪电源电压、温度变化造成的电容误差变化，校正之后SFDR达到90dB以上，该文献的SFDR虽然达到了目前世界上最领先的水平，但整个校正部分在片外通过软件方法实现，不需考虑校正的任何非理想因素、校正算法复杂度、校正精度，复杂的数字后处理制约了该后台校正算法的适用性，而且基数小于2的非二进制电容阵列增加了版图设计的复杂度，在实际应用中有较大的限制；(3)文献[Maio K,Hotta M,Yokozawa N,et al,“An untrimmed D/A converterwith 14-bit resolution,”IEEE Journal of Solid-State Circuits,2011,46(11):2661–2672]采用电阻串校正DAC对电容误差进行前台校正，电阻串DAC不仅需要额外的校正基准源，还消耗静态电流，占用较大的芯片面积，不适合低功耗的应用。

传统校正方法的另一缺陷在于：只能提高ADC的SFDR，对SNDR的提高非常有限，例如文献[H.Fan and F.Maloberti,,“High-Resolution SAR ADC with EnhancedLinearity,”IEEE Journal of Solid-State Circuits,2016,DOI:10.1109/TCSII.2016.2626300]提出一种新颖的“循环-平均”电容失配校正方法，相比传统，能将SFDR(无杂散动态范围)提高13.8dB，但是SNDR(信号失真噪声比)提高不到5dB。