[发明专利]芯片休眠控制方法及装置

权利要求书

1.一种芯片休眠控制方法，其特征在于，所述方法包括：

获取所述芯片的数据传输接口停止数据传输的时长；

判断所述时长是否满足预设条件；

当所述时长满足所述预设条件时，获取所述数据传输接口停止数据传输时刻与所述芯片上一次真正休眠结束时刻之间的数据传输情况，所述真正休眠为休眠时长超过预设阈值的休眠；

根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠；

所述预设历史休眠数据至少包括以下其中之一：每两次真正休眠之间的数据传输量与休眠概率的对应关系，每两次真正休眠之间的数据传输次数与休眠概率的对应关系，以及每两次真正休眠之间的数据传输时长与休眠概率的对应关系；

根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠的步骤包括：

根据所述数据传输情况中的数据传输次数、数据传输量和数据传输时间中的任一者或多者，从所述预设历史休眠数据中获取所述芯片进入休眠的概率；

当所述芯片进入休眠的概率满足预设概率时，控制所述芯片进入休眠。

2.根据权利要求1所述的方法，其特征在于，所述预设条件包括：所述时长大于或等于预设时间长度。

3.根据权利要求1所述的方法，其特征在于，所述数据传输情况至少包括以下其中之一：数据传输次数，数据传输量，以及数据传输时间。

4.根据权利要求3所述的方法，其特征在于，所述方法还包括：

当所述芯片休眠结束时，记录休眠结束时刻起，所述数据传输接口每次开始传输数据的时刻和停止传输数据的时刻。

5.根据权利要求4所述的方法，其特征在于，获取所述数据传输接口停止数据传输时刻距离与所述芯片上一次真正休眠结束时刻之间的数据传输情况的步骤包括：

获取所述芯片上一次真正休眠结束时刻与所述数据传输接口停止数据传输时刻之间，每次开始传输数据的时刻和停止传输数据的时刻；

根据所述每次开始传输数据的时刻和停止传输数据的时刻，获取每次数据传输的时长和数据传输次数；

根据所述每次数据传输的时长，以及所述数据传输接口的传输速率，获取每次传输的数据量；

根据所述每次数据传输的时长、每次传输的数据量和数据传输次数，获取所述数据传输接口停止数据传输时刻距离与所述芯片上一次真正休眠结束时刻之间的数据传输量和数据传输时间。

6.根据权利要求1所述的方法，其特征在于，所述方法还包括：

当控制所述芯片进入休眠且所述芯片的休眠时长超过所述预设阈值时，将休眠信息增加到所述预设历史休眠数据中，所述休眠信息包括：停止数据传输的时刻、所述数据传输情况。

7.一种芯片休眠控制装置，其特征在于，所述装置包括：

时长获取模块，被配置为获取所述芯片的数据传输接口停止数据传输的时长；

判断模块，被配置为判断所述时长是否满足预设条件；

数据传输情况获取模块，被配置为在所述时长满足所述预设条件时，获取所述数据传输接口停止数据传输时刻与所述芯片上一次真正休眠结束时刻之间的数据传输情况，所述真正休眠为休眠时长超过预设阈值的休眠；

休眠确定模块，被配置为根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠；

所述休眠确定模块包括：

概率获取子模块，被配置为根据所述数据传输情况中的数据传输次数、数据传输量和数据传输时间中的任一者或多者，从所述预设历史休眠数据中获取所述芯片进入休眠的概率；

休眠控制子模块，被配置为在所述芯片进入休眠的概率满足预设概率时，控制所述芯片进入休眠。

8.根据权利要求7所述的装置，其特征在于，所述装置还包括：

记录模块，被配置为在所述芯片休眠结束时，记录休眠结束时刻起，所述数据传输接口每次开始传输数据的时刻和停止传输数据的时刻。

9.一种芯片休眠控制装置，其特征在于，包括：

处理器；

用于存储处理器可执行指令的存储单元；

其中，所述处理器被配置为，获取所述芯片的数据传输接口停止数据传输的时长；判断所述时长是否满足预设条件；当所述时长满足所述预设条件时，获取所述数据传输接口停止数据传输时刻与所述芯片上一次真正休眠结束时刻之间的数据传输情况，所述真正休眠为休眠时长超过预设阈值的休眠；根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠；所述预设历史休眠数据至少包括以下其中之一：每两次真正休眠之间的数据传输量与休眠概率的对应关系，每两次真正休眠之间的数据传输次数与休眠概率的对应关系，以及每两次真正休眠之间的数据传输时长与休眠概率的对应关系；根据所述数据传输情况和预设历史休眠数据，确定是否控制所述芯片进入休眠的步骤包括：根据所述数据传输情况中的数据传输次数、数据传输量和数据传输时间中的任一者或多者，从所述预设历史休眠数据中获取所述芯片进入休眠的概率；当所述芯片进入休眠的概率满足预设概率时，控制所述芯片进入休眠。