[发明专利]用于在乱序处理器中进行有序处理的指令和逻辑

权利要求书

1.一种用于排序指令的处理器，包括：

包括乱序流水线的核，所述乱序流水线包括解码电路、用于发布经解码指令的发布电路、以及用于执行程序的所发布指令的至少一个执行电路，其中，所述至少一个执行电路用于乱序执行所述程序的至少一些指令；所述解码电路用于对所述程序的第一有序存储器指令进行解码并且将经解码的第一有序存储器指令提供给所述发布电路；所述发布电路用于将所述第一有序存储器指令排序在所述程序的第二有序存储器指令之前；所述第一有序存储器指令是所述程序的源版本中的无序存储器指令。

2.如权利要求1所述的处理器，其特征在于，所述第一有序存储器指令用于启用针对所述程序的存储器映射输入/输出存取，其中，所述程序包括嵌入式控制应用。

3.如权利要求1所述的处理器，其特征在于，所述第一有序存储器指令和所述第二有序存储器指令包括存储器映射输入/输出操作。

4.如权利要求1所述的处理器，其特征在于，所述发布电路用于以比所述第二有序存储器指令更高的优先级来向所述执行电路发布所述第一有序存储器指令。

5.如权利要求1所述的处理器，其特征在于，编译器电路用于至少部分地基于与所述无序存储器指令的至少一个操作数相关联的标识符来根据所述程序的所述无序存储器指令生成所述第一有序存储器指令。

6.如权利要求5所述的处理器，其特征在于，所述编译器电路用于生成具有与所述无序存储器指令的机器代码不同的机器代码的所述第一有序存储器指令。

7.如权利要求5所述的处理器，其特征在于，所述编译器电路用于响应于变量声明的指示性指示符而生成所述第一有序存储器指令，其中，所述无序存储器指令的操作数对应于所述变量声明的变量。

8.如权利要求1所述的处理器，其特征在于，所述发布电路包括：

第一存储装置，用于存储待处理的有序存储器指令；以及

第二存储装置，用于存储待处理的无序存储器指令。

9.如权利要求8所述的处理器，其特征在于，所述解码电路用于将所述第一有序存储器指令提供给所述发布电路的所述第一存储装置，所述第一存储装置包括先入先出队列。

10.如权利要求1所述的处理器，其特征在于，所述执行电路包括用于执行所述第一有序存储器指令的至少一个加载/存储执行单元。

11.一种用于排序指令的系统，包括:

处理器，所述处理器包括第一核，所述第一核具有：

用于对指令进行解码的解码电路；

用于发布经解码指令的发布电路，所述发布电路包括用于存储有序存储器存取指令的第一队列和用于存储无序指令的第二存储装置；以及

用于执行程序的所发布指令的至少一个执行电路，其中，所述发布电路用于将所述程序的经解码的第一有序存储器存取指令和所述程序的经解码的第二有序存储器存取指令存储在所述第一队列中并且将所述程序的一个或多个无序指令存储在所述第二存储装置中，并且在所述程序的所述经解码的第二有序存储器存取指令之前、并且相对于所述一个或多个无序指令中的一个或多个而言无序地将所述经解码的第一有序存储器存取指令提供给所述至少一个执行电路；以及

动态随机存取存储器，耦合至所述处理器。

12.如权利要求11所述的系统，其特征在于，编译器电路用于至少部分地基于与无序存储器存取指令的至少一个操作数相关联的标识符来根据所述无序存储器存取指令生成所述第一有序存储器存取指令，所述第一有序存储器存取指令具有与用于所述无序存储器存取指令的机器代码不同的机器代码。

13.如权利要求12所述的系统，其特征在于，所述至少一个操作数包括有待在所述程序期间存取的存储器映射输入/输出位置，所述程序包括用于嵌入式控制器的装置驱动程序，其中，所述第一核包括乱序流水线。