[发明专利]具有减少转换时间的分段逐次逼近寄存器(SAR)模数转换器(ADC)在审
申请号: | 201680056521.6 | 申请日: | 2016-08-30 |
公开(公告)号: | CN108141221A | 公开(公告)日: | 2018-06-08 |
发明(设计)人: | O·拉杰;戴亮;G·基兰 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H03M1/18 | 分类号: | H03M1/18;H03M1/10;H03M1/38 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;张宁 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 分段 电压电平 模拟信号 逐次逼近寄存器 模数转换器 数字信号 模拟信号输出 输出模拟信号 数字信号表示 关联 接收输入 数字输出 配置 转换 | ||
本公开的某些方面提供了一种分段逐次逼近寄存器(SAR)模数转换器(ADC)。一个示例性ADC通常包括多个SAR ADC电路,每个与用于ADC的电压范围的不同电压范围分段相关联。每个SAR ADC电路配置用于接收输入至ADC的模拟信号并基于模拟信号输出数字信号,当模拟信号的电压电平在于SAR ADC电路相关联的分段内时数字信号表示模拟信号的电压电平。在某些方面中,SAR ADC可以包括被配置用于基于表示了由多个SAR ADC电路的一个或多个所输出模拟信号的电压电平的数字信号的一个或朵儿而控制ADC的数字输出的逻辑。
本申请要求享有2015年9月25日提交的美国临时专利申请No.62/232,554以及2016年2月3日提交的美国专利申请No.15/014,865的优先权,其受让于本申请的受让人并且在此通过全文引用的方式明确地并入本文。
技术领域
本公开的某些方面通常涉及电子电路,并且更特别地涉及分段逐次逼近寄存器(SAR)模数转换器(ADC)。
背景技术
广泛部署无线通信网络以提供各种通信服务,诸如电话、视频、数据、消息发送、广播等等。通常为多路访问网络的这种网络通过共享可应用网络资源而支持多用户通信。例如,一个网络可以是3G(第三代移动电话标准和技术)系统,其可以经由各种3G无线电访问技术中(RAT)的任意一种而提供网络服务,3G RAT包括EVDO(优化的演进数据)、1xRTT(1倍速无线电传输技术,或简称1x)、W-CDMA(宽带码分多址)、UMTS-TDD(通用移动远程通信系统-时分多路复用)、HSPA(高速数据包访问)、GPRS(通用数据包无线电服务)或EDGE(用于全局演进的增强数据率)。3G网络是涉及除了语言呼叫之外包括高速互联网访问和视频技术的广域蜂窝电话网络。进一步,3G网络可以比其他网络系统建立并提供更大的覆盖面积。这种多访问网络也可以包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDMA)系统、单载波FDMA(SC-FDMA)网络、第三代合伙计划(3GPP)长期演进(LTE)网络、以及长期演进增强(LTE-A)网络。
无线通信网络可以包括可以支持许多移动站点通信的许多基站。移动站点(MS)可以经由下行链路和上行链路与基站(BS)通信。下行链路(或正向链路)涉及从基站至移动站点的通信链路,以及上行链路(或反向链路)涉及从移动站点至基站的通信链路。基站可以通过下行链路发送数据和控制信息至移动站点和/或可以在上行链路上从移动站点接收数据和控制信息。
移动站点或基站可以包括一个或多个模数转换器(ADC),用于将接收到的、已放大、已过滤并已下变频转换的模拟信号转换为用于在数字域额外处理的数字信号,例如。数个类型的ADC是可应用的,每个具有变化的优点和缺点。例如,逐次逼近寄存器(SAR)ADC可以为低精度至中精度模数转换应用提供面积和功率高效的架构。SAR ADC可以使用数字至模拟转换器(DAC)和比较器以近似对应于模拟输入的数字值。另一类型的ADC称作快闪ADC,其可以以功率和面积消耗指数增大为代价提供更快的转换速度。
发明内容
本公开的某些方面通常涉及一种与常规SAR ADC相比具有减少的转换时间的分段逐次逼近寄存器(SAR)模数转换器(ADC)。
本公开的某些方面提供了一种ADC。ADC通常包括多个SAR ADC电路,每个SAR ADC电路与用于ADC的电压范围的不同电压范围分段相关联,每个SAR ADC电路被配置用于接收输入至ADC的模拟信号并且基于模拟信号输出数字信号,当模拟信号的电压电平在于SARADC电路相关联的分段内时,数字信号表示模拟信号的电压电平。对于某些方面而言,ADC包括被配置用于基于表示由多个SAR ADC电路中的一个或多个所输出的模拟信号的电压电平以及与其相关联的一个或多个分段的一个或多个数字信号而产生ADC的数字输出的逻辑。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680056521.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:状态机控制的MOS线性电阻器
- 下一篇:用于麦克风的电子电路和麦克风