[发明专利]用于经优化压缩比的异构压缩架构

说明书

一种处理设备包括存储设备和处理器，所述存储设备用于存储数据，所述处理器用于：接收令牌流，所述令牌流包括基于包括多个字节的字节流而生成的多个令牌；基于所述令牌流生成包括多个字节和多条边的简图；基于所述简图来标识在与所述令牌流的开始令牌相关联的第一节点和与所述令牌流的最后令牌相关联的末端节点之间的路径；以及对与所述节点子集相关联的令牌子集进行可变长度编码以生成输出数据。

技术领域

本公开的实施例总体上涉及数据压缩，并且更具体地涉及一种用于实现极限压缩比的异构数据压缩架构。

背景技术

数据压缩系统和方法将输入数据转换为压缩格式以减小数据大小，从而实现高效的存储和传输。输入数据可以包含字节的字节的流(称为字节流)。字节流可以被组织为一系列数据块。每个数据块包括按顺序次序安排的数据字节。标准数据压缩方法可以包括LZ77串匹配器和霍夫曼(Huffman)编码器的组合，以产生压缩格式的输入数据。

附图说明

从以下给出的详细描述以及本公开的各种实施例的附图中，将更全面地理解本公开。然而，所述附图不应被认为是将本公开限制于具体实施例，而是仅用于解释和理解。

图1展示了根据本公开的实施例的一种用于执行数据压缩的处理设备，所述处理设备包括处理器。

图2展示了根据本公开的实施例的一种用于执行数据压缩的异构系统，所述异构系统包括处理器和硬件处理引擎。

图3展示了根据本公开的实施例的成本简图的示例性部分。

图4是根据本公开的实施例的一种用于执行数据压缩的方法的框图。

图5A是框图，展示了用于包括异构核的处理器的微架构，本公开的一个实施例可以用于所述异构核中。

图5B是框图，展示了根据本公开的至少一个实施例实现的有序流水线和寄存器重命名阶段、乱序发出/执行流水线。

图6展示了根据本公开的一个实施例的用于包括逻辑的处理器的微架构的框图。

图7是框图，展示了本公开的实施例可以用于其中的系统。

图8是本公开的实施例可以在其中操作的系统的框图。

图9是本公开的实施例可以在其中操作的系统的框图。

图10是根据本公开的实施例的片上系统(SoC)的框图。

图11是根据本公开的SoC设计的实施例的框图。

图12展示了计算机系统的一个实施例的框图。

具体实施方式

以硬件或软件实现的LZ77串匹配器用对早前存在于未压缩数据流中的数据的单个副本的引用来替换重复出现的数据。在一些实现方式中，LZ77串匹配器标识字节流中重复的字节子串，并且用向后引用来替换所标识的重复子串。字节子串包括在字节的流(称为字节流(byte stream))中的两个或更多个连续的字节。如果两个字节子串相同，则这两个子串重复或匹配。向后引用可以包括所标识的重复子串的长度和已标识的子串与先前匹配的子串之间的字节距离。可以以子串中的字节数为单位测量子串的长度，并且可以以字节流中两个匹配子串的相应字节位置之间的字节数为单位测量字节距离。如果LZ77串匹配器无法标识从字节位置开始的重复子串，则数据字节在输出流中用文字字节表示。因此，LZ77串匹配器将输入字节流转换为包括一系列可变长度令牌的令牌流，使得每个令牌可以存储具有子串长度或文字字节的重复字节子串的向后引用。因为向后引用消除了重复的子串的出现，所以令牌流中令牌的数量小于相应字节流中的字节数。然后，诸如霍夫曼编码器之类的可变长度编码器可以对一系列令牌进行编码并将输入数据转换为压缩数据格式。