[发明专利]用于对由处理器执行的指令进行优化的方法和装置

权利要求书

1.一种用于对指令进行优化的装置，所述装置包括：

指令分析器，其用于在要由硬件处理器执行的指令内识别出断言的块；

性能监测器，其用于访问与所述断言的块相对应的错误预测统计，所述错误预测统计表示和与所述断言的块相关联的一个或多个指令地址相关联的错误预测发生的数量；以及

区域形成器，其用于响应于确定出所述错误预测统计高于错误预测阈值，而将所述断言的块包括在断言的区域中以用于优化。

2.根据权利要求1所述的装置，还包括转换器，其用于响应于所述块被包括在所述断言的区域中，而对所述断言的区域进行优化以生成优化的指令，所述区域形成器用于将所述优化的指令提供给所述硬件处理器。

3.根据权利要求2所述的装置，其中，所述转换器用于响应于所述区域形成器确定出所述断言的区域是完整的，而对所述断言的区域进行优化。

4.根据权利要求3所述的装置，其中，所述区域形成器用于通过确定所述断言的区域包括至少两个断言的块，来确定所述断言的区域是完整的。

5.根据权利要求1-4中任一项所述的装置，其中，所述性能监测器用于访问来自所述硬件处理器的性能计数器的所述错误预测统计。

6.根据权利要求1-4中任一项所述的装置，其中，所述错误预测统计表示所述断言的块已被所述硬件处理器的分支预测器错误预测的次数。

7.根据权利要求1-4中任一项所述的装置，还包括指令分析器，其用于估计所述断言的块的执行频率，所述区域形成器用于响应于确定出估计的执行频率高于阈值频率，而将所述断言的块包括在所述区域中。

8.一种对指令进行优化的方法，所述方法包括：

在要由硬件处理器执行的指令内识别出断言的块；

访问与所述断言的块相对应的错误预测统计，所述错误预测统计表示和与所述断言的块相关联的一个或多个指令地址相关联的错误预测发生的数量；并且

响应于确定出所述错误预测统计高于错误预测阈值，而将所述断言的块包括在断言的区域中。

9.根据权利要求8所述的方法，还包括：

响应于将所述块包括在所述断言的区域中，而对所述断言的区域进行优化以生成优化的指令；并且

将所述优化的指令提供给所述硬件处理器。

10.根据权利要求9所述的方法，其中，所述优化是响应于确定出所述断言的区域是完整的而执行的。

11.根据权利要求10所述的方法，其中，确定所述断言的区域是完整的包括确定所述断言的区域包括至少两个断言的块。

12.根据权利要求8-11中任一项所述的方法，还包括：

估计所述断言的块的执行频率；并且

响应于确定出估计的执行频率高于阈值频率，而将所述断言的块包括在所述区域中。

13.根据权利要求8-11中任一项所述的方法，其中，所述错误预测统计表示所述断言的块已被所述硬件处理器的分支预测器错误预测的次数。

14.根据权利要求8-11中任一项所述的方法，其中，对所述断言的区域进行优化还包括对所述断言的区域执行IF转换。

15.根据权利要求8-11中任一项所述的方法，其中，所述断言的块是第一断言的块，所述指令地址是第一指令地址，所述错误预测统计是第一错误预测统计，并且还包括：

响应于确定出所述断言的区域是不完整的，而在所述指令内识别出第二断言的块；

基于所述第二断言的块的第二指令地址来访问第二错误预测统计；并且

响应于确定出所述第二错误预测统计高于所述错误预测阈值，而将所述第二断言的块包括在所述断言的区域中。