[发明专利]管理扇区高速缓存

说明书

描述了管理存储器操作的装置、系统和方法。在一个示例中，控制器包括逻辑，所述逻辑用于：接收要对高速缓存存储器中的第一数据元素进行操作的第一事务，在易失性存储器中执行针对第一数据元素的查找操作，并且响应于失败的查找操作，生成高速缓存擦除提示，将高速缓存擦除提示转发到高速缓存擦除引擎，并且至少部分基于高速缓存擦除提示来识别要擦除的一个或多个高速缓存行。其他示例也被公开并被要求保护。

技术领域

本公开大体上涉及电子领域。更具体地，一些示例大体上涉及用于管理电子设备中的扇区高速缓存(sectored cache)的技术。

背景技术

电子设备将数据存储在非易失性存储器中以使得当电子设备的电源被关闭或以其它方式掉电时数据保持完整，这会是有用的。用于将数字信息存储在非易失性存储器单元阵列中的非易失性存储器设备可以被包括在非易失性双列直插存储器模块(NVDIMM)中。存储在非易失性存储器(例如，NAND/NOR闪存)中的数字信息在掉电或系统故障期间存留。当电子设备的电力恢复之后，电子设备可以从NVDIMM访问存储的数字数据。

在电子设备中执行的逻辑可以修改存储在非易失性存储器中的数据。例如，在电子设备的处理器上执行的逻辑可以更新存储在非易失性存储器中的数据元素。在这样的实例中，逻辑取回存储在非易失性存储器中的数据元素的副本，并将数据元素的副本存储在易失性存储器(例如高速缓存存储器)中。一些高速缓存存储器可以被构造为“扇区”高速缓存，其中多个高速缓存行被成组以形成由单个标签标识的“超级行”，使得该超级行内的所有高速缓存行都被该单个标签标识。

在处理器上执行的逻辑可以更新高速缓存存储器中的数据。在对存储在高速缓存存储器中的数据元素的副本的任何更改完成之后，逻辑可以将更新的数据元素返回或写回到非易失性存储器中。此外，在一些实例中，例如，在进入低功率状态之前，逻辑可以将存储在高速缓存存储器中的数据擦除(即转储清除)到非易失性存储器。因此，管理扇区高速缓存的技术可以用于例如用于电子设备的存储器系统中。

附图说明

参考附图提供具体实施方式。在不同图中使用相同的附图标记表示相似或相同的项目。

图1是根据本文讨论的各种示例来实现管理扇区高速缓存的装置的组件的示意性框图图示。

图2是根据本文讨论的各种示例的可适用于实现管理扇区高速缓存的处理环境的示意性框图。

图3是根据本文讨论的各种示例的扇区高速缓存的示意图。

图4是示出根据本文讨论的各种示例来管理扇区高速缓存的方法中的操作的流程图。

图5A-5C是示出根据本文讨论的各种示例来管理扇区高速缓存的方法中的操作的图。

图6-10是根据本文讨论的各种示例的可适于管理扇区高速缓存的电子设备的框图图示。

具体实施方式

在下面的描述中，阐述了许多具体细节以提供对各种示例的透彻理解。然而，可以在没有具体细节的情况下实践各种示例。在其他实例中，没有详细描述公知的方法、程序、组件和电路，以免模糊特定示例。此外，可以使用诸如集成半导体电路(“硬件”)，组织成一个或多个程序的计算机可读指令(“软件”)或硬件和软件的某些组合等各种手段来执行示例的各个方面。为了本公开的目的，对“逻辑”的引用应意味着硬件、软件或其某种组合。

这里描述了在电子设备的处理系统中管理扇区高速缓存的技术。本文描述的一些示例可以用于包含集成高速缓存存储器的多核处理器设备中。更具体地，本文所描述的一些示例可以用于电子设备中，该电子设备响应于电力故障或电力中断而将处理器高速缓存转储清除到非易失性存储器中。

简而言之，在扇区高速缓存存储器中，多个高速缓存行(通常为64字节)被成组(grouped)以形成由单个标签标识的通常所谓的“超级行”。