[发明专利]用于确定在衬底中的平面内变形的方法及系统

说明书

本发明揭示衬底的平面内变形的确定，其包含：测量所述衬底在未夹紧状态中的一或多个平面外变形；基于所述衬底在所述未夹紧状态中的所述所测量平面外变形确定在所述未夹紧状态中的所述衬底上的膜的有效膜应力；基于在所述未夹紧状态中的所述衬底上的所述膜的所述有效膜应力确定所述衬底在夹紧状态中的平面内变形；及基于所述所测量平面外变形或所述所确定平面内变形中的至少一者调整处理工具或叠加工具中的至少一者。

相关申请案的交叉参考

本申请案根据35U.S.C.§119(e)规定主张2015年4月6日申请的标题为用于工艺引起的变形预测的简化模型(SIMPLIFIED MODEL FOR PROCESS-INDUCED DISTORTIONPREDICTION)的第62/143,708号美国临时申请案的正规(非临时)专利申请案的权利且构成所述专利申请案，所述申请案的全部内容以引用的方式并入本文中。

技术领域

本发明大体上涉及夹紧衬底的平面内变形的预测，且特定地说，涉及基于衬底在未夹紧状态中的平面外变形的测量预测所述夹紧衬底的平面内变形。

背景技术

制造例如逻辑及存储器装置的半导体装置通常包含使用较大数目个半导体制造工艺处理例如半导体晶片的衬底以形成半导体装置的各种特征及多个层级。举例来说，光刻是涉及将图案从主光罩转印到布置于半导体晶片上的抗蚀剂的半导体制造工艺。半导体制造工艺的额外实例包含(但不限于)化学机械抛光(CMP)、蚀刻、沉积及离子植入。多个半导体装置可以布置制造于单个半导体晶片上且接着分离为个别半导体装置。

如贯穿本发明使用，术语“晶片”通常是指由半导体或非半导体材料形成的衬底。举例来说，半导体或非半导体材料可包含(但不限于)单晶硅、砷化镓及磷化铟。晶片可包含一或多个层或膜。举例来说，此类层可包含(但不限于)抗蚀剂、电介质材料、导电材料及半导电材料。在所属领域中已知许多不同类型的此类层，且如在本文中使用的术语晶片旨在涵盖其上可形成所有类型的此类层或膜的晶片。许多不同类型的装置可形成于晶片上，且如在本文中使用的术语晶片旨在涵盖其上可制造所属领域中已知的任何类型的装置的晶片。

一般地说，针对晶片的平坦性及厚度均匀性建立特定要求。然而，在装置制造期间所需的应用于晶片的各种工艺步骤以及厚度变化可导致晶片的弹性变形。此类弹性变形可引起显著变形。此类变形可包含平面内变形(IPD)及/或平面外变形(OPD)。变形可导致下游应用中的误差，例如光刻图案化或类似物中的叠加误差。因此，提供预测/估计工艺引发的变形的能力是半导体制造工艺的重要部分。因而，提供一种提供改善晶片变形能力的系统及方法将是有利的。

发明内容

根据本发明的一个实施例，揭示一种用于确定衬底的平面内变形的系统。在一个实施例中，所述系统包含经配置以测量所述衬底在未夹紧状态中的平面外变形的衬底几何形状测量工具。在另一实施例中，所述系统包含以通信方式耦合到所述测量工具的控制器，所述控制器包含经配置以执行一组程序指令的一或多个处理器。在另一实施例中，所述程序指令经配置以致使所述一或多个处理器以：从所述测量工具接收指示所述衬底在所述未夹紧状态中的平面外变形的一或多个测量结果；使用二维平板模型基于所述衬底在所述未夹紧状态中的所述所测量平面外变形确定所述衬底在所述未夹紧状态中的有效表面膜应力；使用所述二维平板模型基于所述衬底在所述未夹紧状态中的所述有效表面膜应力确定所述衬底在夹紧状态中的平面内变形；及基于所述所测量平面外变形或所述所确定平面内变形中的至少一者调整处理工具或计量工具中的至少一者。