[发明专利]用于非易失性存储设备的故障安全写回高速缓存模式设备驱动在审
申请号: | 201680018802.2 | 申请日: | 2016-02-10 |
公开(公告)号: | CN107430547A | 公开(公告)日: | 2017-12-01 |
发明(设计)人: | J.A.博伊德;S.N.特里卡;D.J.于内曼 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F12/02 | 分类号: | G06F12/02;G06F12/0806;G06F12/0868;G06F12/0877 |
代理公司: | 中国专利代理(香港)有限公司72001 | 代理人: | 张凌苗,张涛 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 非易失性 存储 设备 故障 安全 高速缓存 模式 驱动 | ||
技术领域
用于非易失性存储设备的故障安全(Fail-Safe)写回(Write Back)高速缓存模式设备驱动。
背景技术
计算系统通常包括系统存储器(或主存储器),所述系统存储器(或主存储器)包含系统的(一个或多个)处理器当前正在执行的软件的数据和程序代码。传统地,非易失性记忆装置(诸如盘驱动器)被用于当系统断电时存储程序代码。计算机科学家正在频繁地尝试从非易失性记忆装置中榨取更多性能(因为其通常比系统存储器慢)并且减少系统存储器功率消耗。
附图说明
可以结合以下附图从以下具体实施方式获得对本发明的更好的理解,其中:
图1a示出了现有技术存储设备和设备驱动;
图1b示出了现有技术存储设备、设备驱动和驱动过滤器;
图2示出了具有多级别系统存储器的计算系统;
图3示出了在具有多级别系统存储器的计算系统上安装的存储设备、设备驱动和驱动过滤器的第一实施例;
图4示出了在具有多级别系统存储器的计算系统上安装的存储设备和设备驱动的第二实施例;
图5示出了可以通过在图4和5中呈现的实施例二者之一执行的方法(methodology);
图6示出了计算系统的更详细的实施例。
具体实施方式
图1a示出了现有技术存储设备101和设备驱动102。如在技术中理解的那样,设备驱动是针对硬件的特定条目(在此情况下,是存储设备101)写的低级别程序代码,使得硬件条目对于在本文中被称为“用户”103的较高级别软件和/或人而言是可使用的。在这里,用户103可以是虚拟机监视器、操作系统或操作系统实例、或者应用软件程序(其中的任何用户还可以包括使用虚拟机监视器、操作系统或操作系统实例、或应用软件程序的实际的人或否则与虚拟机监视器、操作系统或操作系统实例、或应用软件程序对接的实际的人)。通常,设备驱动“插入到”或被集成在操作系统或操作系统实例内供较高级别用户103使用。
在通常的应用中,存储设备101是基于“块”的,其意味着以比对通常以较小大小的数据单元(例如,字节可寻址高速缓存线)向/从写/读的系统存储器(或“主”存储器)的标称访问大的组块(chunk)(例如,“块”、“扇区(sector)”、“页”)从存储设备101读取数据的单元以及将数据的单元写到存储设备101中。
问题在于传统的基于块的存储设备(例如,硬盘驱动器、固态驱动(SSD))趋向于慢。因此,参考图1b,一些现有技术技术方案已经选择包括“过滤器驱动(filter driver)”104,所述“过滤器驱动”104是可以被安装以使用由驱动102提供的接口的程序代码的单独实例。过滤器驱动104将高速缓存智能(caching intelligence)并入总体技术方案内以从用户103的角度有效地提升存储设备101的性能。
如在图1b中观察到的那样,与过滤器驱动104一起使用,高速缓存层105由固有地较快的存储器或存储技术(例如,较快的非易失性存储设备或动态随机存取存储器(DRAM)系统存储器)形成。此处,由较高级别软件引导朝向驱动102/104用于在存储设备101中存储的信息的块代替地被高速缓存在较快的高速缓存层中。过滤器驱动104包括确定哪些块要被存储在高速缓存中以及哪些块要从高速缓存被逐出的高速缓存策略程序代码106。通常,高速缓存策略导致更近期地和/或更频繁地使用的数据的条目被保持在高速缓存层105中,并且因此,用户103应享受到获得这些条目的减少的访问次数(times)。如以下进一步更详细地讨论的那样,高速缓存策略代码106通常还实现“写穿(write-through)”而不是“写回”高速缓存策略。
如由过滤器驱动104实现的那样,高速缓存层105通常是基于块的存储资源。即,以块单元将信息的单元写到高速缓存层105并且从高速缓存层105读取信息的单元。即使在将高速缓存层105实现为DRAM系统存储器的段(section)的情况下(在该情况下过滤器驱动104被称为“DRAM过滤器驱动”),被写到高速缓存层105和从高速缓存层105读取的数据的单元也以块的单元被执行(例如,通过将多个系统存储器高速缓存线聚合到块内)。在在系统存储器中实现高速缓存105的情况下,为过滤器驱动104分配过滤器驱动104用作高速缓存105的系统存储器的区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680018802.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:从仪器化软件接收的数据流的实时处理
- 下一篇:存储装置的控制方法、及存储装置