[实用新型]模拟投票器电路

权利要求书

1.模拟投票器电路，其特征在于，包括连接在电源电压和输出端口之间的放大单元，以及依次连接在输出端口和接地端口的比较单元和尾电路单元；

所述的比较单元包括第一支路和第二支路；

第一支路包括n+1个n-fet晶体管，n-fet晶体管的漏端均连接输出端口out，源端均经尾电路单元接地，其中n个n-fet晶体管的源端连接n位的输入信号，另一个n-fet晶体管的源端接地；

第二支路包括n+1个n-fet晶体管，n-fet晶体管的漏端均连接输出端口out_n，源端均经尾电路单元接地，其中n个n-fet晶体管的源端连接n位的输入反信号，另一个n-fet晶体管的源端连接电源电压。

2.根据权利要求1所述的模拟投票器电路，其特征在于，比较单元中每个用于连接输入信号的n-fet晶体管的源端串联有电容、电阻或电流源。

3.根据权利要求1所述的模拟投票器电路，其特征在于，比较单元中每个用于连接输入反信号的n-fet晶体管的源端串联有电容、电阻或电流源。

4.根据权利要求1所述的模拟投票器电路，其特征在于，所述的尾电路单元包括尾电路n-fet晶体管；尾电路n-fet晶体管的栅端连接电路工作的使能信号en，源端接地，漏端连接比较单元。

5.根据权利要求1所述的模拟投票器电路，其特征在于，所述的比较单元包括第一放大支路和第二放大支路；

第一放大支路包括n+1个源端连接电源电压的第一p-fet晶体管，以及n+1个漏端连接输出端口out的第二p-fet晶体管；第一p-fet晶体管的漏端与第二p-fet晶体管的源端一一对应连接；n个第二p-fet晶体管的栅端分别于n位的输入信号连接，另一个第二p-fet晶体管的栅端接地；

第二放大支路包括n+1个源端连接电源电压的第三p-fet晶体管，以及n+1个漏端连接输出端口out_n的第四p-fet晶体管，第三p-fet晶体管的漏端与第四p-fet晶体管的源端一一对应连接；n个第三p-fet晶体管的栅端分别与n位的输入反信号连接，另一个第二p-fet晶体管的栅端连接电源电压；

第一p-fet晶体管和第三p-fet晶体管的栅端均与输出端口out连接。

6.根据权利要求1所述的模拟投票器电路，其特征在与，所述的比较单元包括第一、二、三、四比较p-fet晶体管，以及第一、二比较n-fet晶体管；

第一、二比较p-fet晶体管的源端均连接电源电压，漏端均连接第一比较n-fet晶体管的漏端，第一比较p-fet晶体管的栅端连接使能信号en，第二比较p-fet晶体管的栅端连接第二比较n-fet晶体管的漏端；第一比较n-fet晶体管的源端连接输出端口out，栅端连接第二比较n-fet晶体管的漏端；

第三、四比较p-fet晶体管的源端连接电源电压，漏端均连接第二比较n-fet晶体管的漏端，第四比较p-fet晶体管的栅端连接使能信号en，第三比较p-fet晶体管的栅端连接第一比较n-fet晶体管的漏端；第二比较n-fet晶体管的源端连接输出端口out_n，栅端连接第一比较n-fet晶体管的漏端。