[实用新型]嵌入式独立声音处理单元及双音频输出结构有效
申请号: | 201620977046.3 | 申请日: | 2016-08-29 |
公开(公告)号: | CN206162485U | 公开(公告)日: | 2017-05-10 |
发明(设计)人: | 潘昶;陈菁 | 申请(专利权)人: | 潘昶 |
主分类号: | G06F3/16 | 分类号: | G06F3/16 |
代理公司: | 天津合志慧知识产权代理事务所(普通合伙)12219 | 代理人: | 陈松 |
地址: | 300052 天津市和*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 嵌入式 独立 声音 处理 单元 双音 输出 结构 | ||
1.一种嵌入式独立声音处理单元,其特征在于:包括声音数据处理模块和RAM,所述声音数据处理模块与所述RAM相连接,所述声音数据处理模块通过高速数据总线及传统I2S总线与嵌入式CPU模块相连,所述声音数据处理模块通过I2S/DSD总线分别与多路输出数模转换单元、多路输入数模转换单元连接。
2.根据权利要求1所述的一种嵌入式独立声音处理单元,其特征在于:所述声音数据处理模块为FPGA现场可编程门阵列。
3.根据权利要求1所述的一种嵌入式独立声音处理单元,其特征在于:所述声音数据处理模块为ASIC芯片。
4.根据权利要求1-3任一项所述的一种嵌入式独立声音处理单元,其特征在于:所述RAM为若干片RAM芯片组成。
5.根据权利要求1-3任一项所述的一种嵌入式独立声音处理单元,其特征在于:所述声音数据处理模块与若干片独立RAM一体化集成。
6.根据权利要求1所述的一种嵌入式独立声音处理单元,其特征在于:所述高速数据总线兼容SDIO总线、RAM总线、NAND总线、高速SPI总线、PCI-E总线,以及其他CPU片上总线。
7.根据权利要求1所述的一种嵌入式独立声音处理单元,其特征在于:所述嵌入式CPU模块,由CPU外加1~3GB的内存和8~64GB的eMMC组成。
8.根据权利要求1所述的一种嵌入式独立声音处理单元,其特征在于:所述嵌入式CPU模块,由ARM芯片加DDR内存和外置储存卡促成。
9.一种应用权利要求1所述嵌入式独立声音处理单元的双音频输出结构,包括普通音频数据接口和高清音频数据接口;所述普通音频数据接口通过I2S总线连接嵌入式CPU模块,所述高清音频数据接口通过声音数据处理模块和RAM组成的数据通道连接嵌入式CPU模块。
10.根据权利要求9所述的双音频输出结构,其特征在于:还包括异步采样率转换器,对2个通道的信号进行混音输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于潘昶,未经潘昶许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201620977046.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种利用电力线载波技术的监控设备及其监控方法
- 下一篇:一种网页远程控制装置