[实用新型]一种易于实现的SOC内置高精度RCOscillator的校准系统

说明书

技术领域

本实用新型涉及集成电路领域，特别是涉及超大规模集成电路(VLSI)领域的设计方法。

背景技术

近年来，集成电路行业受到国家政策支持力度加大和市场需求形势趋好的推动作用下，整体复苏态势强劲，产销增长加快,效益大幅提升，国内产业实力进一步增强，对提高我国电子信息产业核心竞争力发挥了积极作用，整体产业呈现一派欣欣向荣的气象。但是，我们仍然不能忽视集成电路产业是一个高风险、高投入的产业，传统设计方式具有如下劣势：工艺离散性强，不可控性高，开发周期长，一般需多次MPW shutle，效率低下，致使产品成本高。

实用新型内容

本实用新型的目的是针对SOC内置RC Oscillator的校准问题，针对当前形势提出一种易于实现的、高效的、低成本的、可靠的方法，实现高精度的Oscillator的校准。

本实用新型的技术方案如下：

一种易于实现的SOC内置高精度RC Oscillator的校准系统，其特征在于：包括片外基准，以及通过复用IO连接的集成电路，所述的集成电路包括片内时钟校准逻辑，片内时钟校准逻辑与复用IO连接，所述的片内时钟校准逻辑与片内RC振荡电路连接，片内RC振荡电路连接有复用输出端，所述片内RC振荡电路和复用输出端之间反馈信号给片内时钟校准逻辑，所述的片内时钟校准逻辑还连接有片内FLASH。

所述的片外基准为通用PC机；所述的复用IO为IC与外界通讯端口；所述的片内时钟校准逻辑，为纯数字电路；所述的片内RC振荡电路，主要为模拟电路，所述的片内FLASH一般为通用CMOS flash macro，进一步的，复用IO(Pin2、Pin3)采用复用的形式，因此，没有占用有限的IO资源；减少IO有利于控制芯片晶圆面积，从而降低成本；在外部设备兼容复用IO的电平模式前提下，能实现稳定通讯，并且具有合理的ESD保护电路。因此，复用到GPIO上，一定程度上能保障电气安全性和稳定性。

进一步的说，所述的片内RC振荡电路设置有与可微调电阻连接的第一接口，我们不必过多的顾虑集成电路的工艺离散性；从而缩短了设计周期，规避了风险，提高了效率；同时，采用所述的校准系统后，所述的片内RC振荡电路不必过度的追求一致性和频率精准；因此，电路结构简单，面积较小。

进一步的说，所述的片内RC振荡电路输出的信号作为片内时钟校准逻辑的时钟信号；所述的片内RC振荡电路的输出信号clk_out，既作为被校准信号，也作为片内时钟校准逻辑工作的时钟信号，因此片内无需其他辅助时钟。

用于校准系统的校准方法，其特征在于：包括以下步骤：

s01：片内时钟校准逻辑从片内FLASH中导出校准信息到片内时钟校准逻辑。

s02：判断导出的数据，如果为FFH，表明导出的信息无效；因为擦除后的CMOS flash macro，所有空间都为FFH，读出FFH表明此空间没有存储过信息，校准字节也不允许为FFH；如果判断数据为FFH则转入s03，否则转入s12，将此数据导入到adj_byte；

s03：已经进入校准阶段，IC内部等待外部基准信号的到来；

s04：等待人工指令启动外部基准；如果没有指令则返回s03，否则到s05；

s05：IC内部计数器启动，用clk_out来计数低电平的宽度；片外基准PC以固定的波特率发送00H字节，因此，应该收到9bit宽度的低电平；

s06：通过比较即时计数值与目标值，来判断自校准是否完成；如果完成则以同样的波特率反馈成功字节AAH；如果没有完成则到s10，S10先判断是否已经到达扫描边界；如果没有到达边界，则到S11，S11反馈失败字节55H后，进入到s05，循环校准；如果到达边界，则直接到达s07反馈成功字节AAH。外部基准PC在判断接收的数据的时候应该注意：接收的失败字节55H，由于时钟没有校准，因此波特率不同，可能不是55H；

s07反馈成功字节AAH的时候，如果外部基准PC收到不是AAH，也说明没有成功。总之：外部基准PC没有收到AAH视为没有校准完、或者没校准成功；

s08：此处，校准已经成功完成，进入记录校准字节的阶段，我们将此时adj_byte信息写入FLASH中；

s09：写入完成，退出操作，校准结束。

用于校准系统的片内时钟校准逻辑的校准方法：复用IO传递给片内时钟校准逻辑的信号通道为RX,称为片内RX，片内时钟校准逻辑向复用IO传递信号的通道为TX，称为片内TX；

其特征在于：包括以下步骤：