[发明专利]一种实现报文二选一的电路结构

说明书

本发明公开一种实现报文二选一的电路结构，包括二选一判决逻辑模块，与二选一判决逻辑模块相连的等待判决缓存模块、当前SEQID缓存模块，以及与等待判决缓存模块相连的扫描逻辑模块，所述二选一判决逻辑模块的入口与2个选收通道相连，2个选收通道的报文来自同一个源设备的双发报文。本发明所述的实现报文二选一的电路结构，采用独立的二选一判决逻辑模块和等待判决缓存模块，使得各自模块的功能相对单一，便于逻辑电路实现；此外，等待判决缓存模块采用RAM复用的形式管理，节省了大量的等待判决缓存模块控制资源，使得二选一电路的报文组号可以支持到1K（1024），甚至更多。

技术领域

本发明属于智能电网技术领域，具体涉及一种实现报文二选一的电路结构。

背景技术

在一些报文处理带宽很小的情况下，采用软件编程来完成报文的二选一是一种比较简单的方式，如图1所示：采用FPGA芯片提供4个以太网端口，其中两个作为选收通道入口，一个作为FPGA芯片与CPU之间的互联通道，另一个作为选收结果的输出通道。从选收通道收到报文后，FPGA采用封装外层VLAN的方式对报文添加通道标志，修改后的报文从内部互联口转发给CPU，CPU的上层软件可以从底层提取选收报文并识别选收通道，上层软件还要从报文的特定位置提取GROUPID和SEQENCEID，从而进行二选一的逻辑判断。由于软件执行指令比较慢，通常的做法是对报文进行选收和丢弃的处理，而不做缓存等待的工作。成功选收的报文最终又从内部互联口通过FPGA转发到选收输出通道。

采用上述软件编程的方式实现报文二选一主要存在以下2个问题：

1、大带宽情况下，软件无法线速处理；

2、可靠性低。

有鉴于此，本发明人对此进行研究，专门开发出一种实现报文二选一的电路结构，本案由此产生。

发明内容

本发明的目的是提供一种实现报文二选一的电路结构。

为了实现以上目的，本发明所采用的技术方案是：

一种实现报文二选一的电路结构，包括二选一判决逻辑模块，与二选一判决逻辑模块相连的等待判决缓存模块、当前SEQID缓存模块，以及与等待判决缓存模块相连的扫描逻辑模块，所述二选一判决逻辑模块的入口与2个选收通道相连，2个选收通道的报文来自同一个源设备的双发报文，其中

所述二选一判决逻辑模块：根据进入二选一判决逻辑模块内的报文的组号，从当前SEQID缓存模块中读取预期要接收的报文流号（SEQID），如果两者报文流号相等，则判决接收；如果不等，则根据该报文流号与预期流号的差值来判决：如果报文流号减去预期流号为正数，那么该报文进入等待判决缓存模块中；如果报文流号减去预期流号为零或者负数，说明该报文已在另外一个选收通道接收了，丢弃处理；

所述等待判决缓存模块：用于缓存流号比预期接收流号大的报文；

所述当前SEQID缓存模块：用于缓存报文流号；

所述扫描逻辑模块：用于扫描等待判决缓存模块中的报文。

作为优选，所述当前SEQID缓存模块采用双端口块RAM(SDP BLOCK RAM)，第一端口供报文组号读取预期报文流号，第二端口用于二选一判决逻辑更新预期报文流号。

作为优选，所述二选一判决逻辑模块采用FPGA或者ASIC。

作为优选，所述等待判决缓存模块包括多个双端口块RAM(SDP BLOCK RAM)，分别用于写地址管理、读地址管理和数据缓存。

作为优选，所述等待判决缓存模块进一步与外挂缓存模块相连，所述外挂缓存模块用于增加等待判决缓存模块的缓存深度。