[发明专利]全画幅图像传感器

权利要求书

1.一种全画幅图像传感器，其特征在于，所述全画幅图像传感器采用4124行、6024列像素排列组成的像素阵列，并采用全局曝光方式使所述像素阵列的全部像素同时开始和结束曝光，再进行读出工作；其中，所述像素阵列的有效像素呈4000行、6000列的矩阵分布，所述像素阵列还包括虚拟像素，所述虚拟像素围绕在所述有效像素的矩阵四周，且所述有效像素的矩阵的上、下方各有连续的4列虚拟像素，所述有效像素的矩阵的左、右侧各有连续的4行虚拟像素，且所有的所述虚拟像素均不被读出；所述像素阵列除有效像素和虚拟像素外还包括暗像素、光阻像素以及参考像素，所述暗像素共有88行、6008列，呈矩阵分布并位于所述有效像素矩阵的一侧；所述参考像素共有8行，呈矩阵分布并位于所述暗像素矩阵远离所述有效像素矩阵的一侧；所述光阻像素分布在所述像素阵列的有效像素、暗像素、虚拟像素以及参考像素以外的区域中。

2.如权利要求1所述的全画幅图像传感器，其特征在于，所述像素阵列的每个像素的尺寸为6μm，为8管全局像元结构。

3.如权利要求2所述的全画幅图像传感器，其特征在于，所述暗像素的矩阵中心设有有效暗像素矩阵，所述有效暗像素矩阵的列数为6000，行数为8、16、24或32。

4.如权利要求1所述的全画幅图像传感器，其特征在于，所述全画幅图像传感器除像素阵列以外，还包括依次连接的读出电路模块、数字放大模块和通道选择模块，以及分别连接所述像素阵列、读出电路模块、数字放大模块和通道选择模块的控制电路模块；所述像素阵列的每列像素对应所述读出电路模块的一个读出电路链路，每个所述读出电路链路由可编程增益放大器和模数转换器组成；所述控制电路模块主要由行方向传输控制电路和数字电路组成，所述行方向传输控制电路连接所述像素阵列，将所述像素阵列的信号按行依次输出至所述读出电路模块，所述数字电路分别为像素阵列、读出电路模块、数字放大模块和通道选择模块提供时序控制信号和功能控制指令。

5.如权利要求4所述的全画幅图像传感器，其特征在于，所述读出电路模块共有6000个可编程增益放大器和6000个模数转换器，每个所述可编程增益放大器的放大倍数为1～32倍，所述模数转换器输出的信号是10bit或12bit的数字信号。

6.如权利要求4所述的全画幅图像传感器，其特征在于，所述数字放大模块的倍数为1～8倍。

7.如权利要求4所述的全画幅图像传感器，其特征在于，所述可编程增益放大器、模数转换器、数字放大模块和通道选择模块这4个不同部分的工作时序在所述数字电路的控制下存在重叠，使得所述读出电路模块、数字放大模块和通道选择模块呈流水线式的工作。

8.如权利要求4所述的全画幅图像传感器，其特征在于，所述通道选择模块具有16个独立的通道，每个通道由通道选择器和LVDS接口组成，每个通道对应375列已经被所述数字放大模块放大的数字信号，在所述数字电路的时序控制下，相应的通道选择器依次选择第375*n+1列至第375*n+375列已经被所述数字放大模块放大的数字信号传输至对应的LVDS接口，其中，n＝0～15。

9.如权利要求4所述的全画幅图像传感器，其特征在于，所述全画幅图像传感器还包括分别为像素阵列、读出电路模块、数字放大模块、通道选择模块和控制电路模块提供基准信号的辅助电路，以及分别为像素阵列、读出电路模块、数字放大模块、通道选择模块和控制电路模块提供相应的输入/输出信号的IO接口；所述辅助电路主要包括基准时钟电路、基准电压电路、基准脉冲电路以及上电复位电路。