[发明专利]基于CMOS GOA的测试电路

说明书

提供了一种基于CMOS GOA的测试电路，包括：第一PMOS晶体管；第二PMOS晶体管；第一NMOS晶体管；第二NMOS晶体管；反相器，其中，第一PMOS晶体管的栅极与CMOS GOA的第一级传信号端连接，第二PMOS晶体管的栅极与CMOS GOA的第n级传信号端连接，第一PMOS晶体管的第一端与高电平连接，第一PMOS晶体管的第二端与第二PMOS晶体管的第一端连接，第二PMOS晶体管的第二端与反相器的输入端连接，其中，n为级传信号的总数量，其中，第一NMOS晶体管的栅极与CMOS GOA的第一级传信号端连接，第二NMOS晶体管的栅极与CMOS GOA的第n级传信号端连接，第一NMOS晶体管的第一端和第二NMOS晶体管的第一端与反相器的输入端连接，第一NMOS晶体管的第二端和第二NMOS晶体管的第二端与低电平连接。

技术领域

本发明涉及GOA电路设计领域，具体地说，涉及基于CMOS GOA的输出测试电路设计。

背景技术

近年来，随着薄型化的显示趋势，液晶显示器(LCD)、有机发光二极管(OLED)显示器等已广泛应用于各种电子产品(例如，手机、笔记本计算机、电视机等)中。

阵列基板栅极驱动(Gate Driver On Array，GOA)技术是利用现有薄膜晶体管液晶显示器阵列制程将栅极驱动电路直接制作在阵列基板上以实现对栅极逐行扫描的驱动方式的一项技术。该技术的应用可直接将栅极驱动电路制作在面板周围，从而减少了制作程序，降低了产品成本，并且提高面板集成度，使得面板更薄型化。

在目前的GOA电路设计中，为了检测GOA工作情况，通常使用测试电路来监控GOA电路的第一级级传信号和最后一级级传信号。

图1示出常见的LCD的阵列基板架构。通常，通过测试电路设计和走线在阵列测试(Array Test)、液晶核测试(Cell Test)和柔性电路板(FPC)等设计阶段监控GOA电路的第一级级传信号和最后一级级传信号。根据监控的GOA电路的第一级级传信号和最后一级级传信号，推算GOA的工作情况，从而更好地进行对产品的良率把控和问题解析等。

图2示出传统的CMOS GOA电路的在面板中的级联电路图。参照图2，STV表示起始触发信号，U2D表示从上向下扫描控制信号(即，正向扫描控制信号)，D2U表示从下向上扫描控制信号(即，反向扫描控制信号)、Reset表示重置信号、CK1和CK3表示时钟信号，VGH表示高电平信号、VGL表示低电平信号。根据图2的级联电路，当CMOS GOA正向扫描时，可输出最后一级(即，第2n-1级)级传信号作为测试输出信号(VT)。然而，当CMOS GOA反向扫描时，无法输出最后一级(即，第1级)级传信号作为测试输出信号(VT)。因此，这样的测试电路存在当CMOS GOA反向扫描时无法测试出最后一级级传信号的缺陷。

因此，需要一种能够有效地监控CMOS GOA的第一级级传信号和最后一级级传信号两者的测试电路。

发明内容

提供本发明主要在于至少解决上述问题及缺陷，并至少提供下述优点。

根据本发明的一方面，提供了一种基于CMOS GOA的测试电路，包括：第一PMOS晶体管；第二PMOS晶体管；第一NMOS晶体管；第二NMOS晶体管；反相器，其中，第一PMOS晶体管的栅极与CMOS GOA的第一级传信号端连接，第二PMOS晶体管的栅极与CMOS GOA的第n级传信号端连接，第一PMOS晶体管的第一端与高电平连接，第一PMOS晶体管的第二端与第二PMOS晶体管的第一端连接，第二PMOS晶体管的第二端与反相器的输入端连接，其中，n为级传信号的总数量，其中，第一NMOS晶体管的栅极与CMOS GOA的第一级传信号端连接，第二NMOS晶体管的栅极与CMOS GOA的第n级传信号端连接，第一NMOS晶体管的第一端和第二NMOS晶体管的第一端与反相器的输入端连接，第一NMOS晶体管的第二端和第二NMOS晶体管的第二端与低电平连接。