[发明专利]主处理器与协处理器之间的数据交互控制方法及系统在审
申请号: | 201611208202.0 | 申请日: | 2016-12-23 |
公开(公告)号: | CN107688551A | 公开(公告)日: | 2018-02-13 |
发明(设计)人: | 王琳;贺庆礼;樊广超 | 申请(专利权)人: | 北京国睿中数科技股份有限公司 |
主分类号: | G06F15/167 | 分类号: | G06F15/167;G06F13/16 |
代理公司: | 北京清亦华知识产权代理事务所(普通合伙)11201 | 代理人: | 张润 |
地址: | 100085 北京市海淀区*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 处理器 之间 数据 交互 控制 方法 系统 | ||
技术领域
本发明涉及通讯技术领域,特别涉及一种主处理器与协处理器之间的数据交互控制方法及系统。
背景技术
在处理复杂事务的处理器系统中,往往存在多个处理器以及多个协处理器,协处理器负责特定的协处理功能。协处理器在执行其特定的协处理功能时,多个协处理器之间需要资源的共享和数据的传送,协处理器和它对应的控制处理器之间,也会需要资源的共享和处理结果的交互。在计算事务中产生数据相关时,需要通过内存实现数据中转操作,每次在计算结束后将计算结果写入内存,后一个协处理器在计算开始前向内存发起读取源操作数的申请。由此导致每一次计算都需要经过多级总线的处理。
现有技术存在的缺点和问题是,处理器和协处理器每次的数据交互都需要经过内存实现。由于内存的读取速度很慢,写入速度更慢,而且内存本身还存在数据刷新周期等问题,导致数据传输的时间开销很大。而且每一次内存申请,都需要经过系统总线,在计算事务的数据量较大时,会导致系统总线的带宽激增,处理速度要受到系统总线处理能力的影响,若系统中同时进行其他控制事务的处理,总线的竞争不仅会影响计算事务的速度,还会对系统的运行造成影响。
发明内容
本发明旨在至少在一定程度上解决上述相关技术中的技术问题之一。
为此,本发明的一个目的在于提出一种主处理器与协处理器之间的数据交互控制方法。该主处理器与协处理器之间的数据交互控制方法不需要中间写入内存的过程,节省了大量的数据传输时间,同时提高了处理速度和系统运行效率。
本发明的另一个目的在于提出一种主处理器与协处理器之间的数据交互控制系统。
为了实现上述目的,本发明的一方面公开了一种主处理器与协处理器之间的数据交互控制方法,所述方法以下步骤:建立一个或多个集群,其中,每个集群包括处理功能相关的主处理器和多个协处理器;为所述一个或多个集群配置一一对应的共享存储;控制所述一个或多个集群中主处理器和多个协处理器与对应的所述共享存储进行数据交互。
根据本发明的主处理器与协处理器之间的数据交互控制方法,使用共享存储进行数据的交互工作,可以将主处理器和多个协处理器的中间处理结果不必再进行内存的写入和读出过程,节省了大量的时间,进一步地,在集群中的数据不需要一致性的处理,节约了时间,同时,也不经过系统总线的分配,传输速度将不受系统总线带宽的影响,并且可以避免与总线上的其他处理事务发生竞争,影响系统运行。
另外,根据本发明上述实施例的主处理器与协处理器之间的数据交互控制方法还可以具有如下附加的技术特征:
进一步地,还包括:保证所述一个或多个集群中的所述主处理器的数据的一致性。
进一步地,还包括:将所述一个或多个集群中处理的数据保存至内存中。
进一步地,所述集群中处理的数据包括初始数据、最后的处理结果和阶段性处理结果。
本发明的另一方面公开了一种主处理器与协处理器之间的数据交互控制系统,所述系统包括:一个或多个集群,其中,每个集群包括处理功能相关的主处理器和多个协处理器;一个或多个共享存储,其中,为所述一个或多个集群配置一一对应的所述共享存储;一个或多个控制模块,每个控制模块分别与所述集群和与之对应的共享存储相连,用于控制所述集群中主处理器和多个协处理器与对应的所述共享存储进行数据交互。
根据本发明的主处理器与协处理器之间的数据交互控制系统,使用共享存储进行数据的交互工作,可以将主处理器和多个协处理器的中间处理结果不必再进行内存的写入和读出过程,节省了大量的时间,进一步地,在集群中的数据不需要一致性的处理,节约了时间,同时,也不经过系统总线的分配,传输速度将不受系统总线带宽的影响,并且可以避免与总线上的其他处理事务发生竞争,影响系统运行。
另外,根据本发明上述实施例的主处理器与协处理器之间的数据交互控制系统还可以具有如下附加的技术特征:
进一步地,还包括:处理器间一致性总线,与不同的所述集群中的所述主处理器相连,用于保证所述一个或多个集群中的所述主处理器的数据的一致性。
进一步地,还包括:系统总线,与所述主处理器间一致性总线相连,用于所述主处理器控制所述多个协处理器。
进一步地,还包括:内存,所述内存与所述系统总线相连,用于将所述一个或多个集群中处理的数据保存至内存中。
进一步地,所述集群中处理的数据包括初始数据、最后的处理结果和阶段性处理结果。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京国睿中数科技股份有限公司,未经北京国睿中数科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201611208202.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种河道景观浮桥加强型亲水平台立柱
- 下一篇:一种道路桥梁弹性隔尘板
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置