[发明专利]一种随机噪声电流扰动电路

说明书

本发明提供了一种随机噪声电流扰动电路，包括：翻转状态延时电路、第一反相器和电容器，其中，所述翻转状态延时电路的输入端连接时钟信号，所述翻转状态延时电路的输出端连接所述第一反相器的输入端，所述电容器的一端连接所述第一反相器的输入端，所述电容器的另一端接地，所述翻转状态延时电路对所述时钟信号进行处理，使每一个在所述翻转状态延时电路的输入端的时钟信号翻转状态在所述第一反相器的输入端产生N个时钟信号翻转状态，将所述第一反相器处于翻转状态的时间延长N倍，N大于等于2，在降低集成电路的成本的同时，提高了集成电路的安全性。

技术领域

本发明涉及电路装置技术领域，尤其涉及一种随机噪声电流扰动电路。

背景技术

功耗分析是一种针对集成电路的解密和攻击方法。如图1a～图1d所示，是数字集成电路中的基本单元反相器。其中图1a为输入信号和反相器的具体电路图；按照输入信号的状态，其状态可分三个：输入信号低电平，t0～t1；输入信号翻转(从0到1或者从1到0，图示中只给出从0到1的翻转)，t1～t2；输入信号高电平，t2～t3；对三个状态简单建模，分别对应为图1b，图1c，图1d所示的三个状态；只有在输入信号翻转状态(从0到1或者从1到0)时，才存在从电源到地的电流通路，因此在数字集成电路中，当发生数字信号翻转时(从0到1或者从1到0)，会引入一个比没有发生信号翻转时大的多的电流，处于信号翻转状态的时间越长，集成电路的功耗就越大；也就是说，集成电路的功耗与信号翻转是相关的。通过分析一个集成电路的功耗，可以得知芯片中信号翻转的信息，对集成电路进行解密和攻击。

为了防卫通过功耗分析进行的解密和攻击，可以采用一种叫随机噪声电流扰动的方法，即设计一种随机噪声电流扰动电路单元，放置在集成电路的相应位置，在整个集成电路中随机的增加电流，扰动与信号翻转状态相关的功耗。有计划的在集成电路中加入这些随机噪声电流扰动电路单元，可以降低集成电路功耗与信号翻转的相关性，增加功耗分析的难度和成本，提高电路的安全性。随机噪声电流扰动电路单元的设计方法一般如图2所示。随机噪声电流扰动电路单元的输入端连接时钟信号，即可起到保护作用。为了达到较大的功耗扰动效果，随机噪声电流扰动电路单元的扰动电流要达到一定的阈值，通过翻转状态延时电路，提高后端反相器处于信号翻转状态的时间，增加芯片中的电流。在图2中，通过增加一个RC低通滤波器，增加信号的上升/下降时间，使输入信号处于翻转状态的时间从△t1增加为△t2，电路处于翻转状态的时间变长，增大了扰动电流。

传统方法的缺点：

首先，在集成电路中实现一个RC低通滤波器，会提高集成电路的成本。一般来说，数字集成电路中是不需要电阻R的，实现电阻会增加工艺的复杂度，从而增加生产成本；除此之外，电阻R的实现会极大的占用集成电路的面积，也会增加生产成本。

其次，电阻R的存在使翻转状态延时电路更容易定位，降低了集成电路的安全性。电阻R和数字单元的实现是分别用不同工艺实现的，通过显微镜的观察或热成像仪的探测等手段，能够探测到电阻R的位置，得到随机噪声电流扰动的信息，降低集成电路的安全性。

发明内容

鉴于上述技术问题，本发明实施例提供一种随机噪声电流扰动电路，在降低集成电路的成本的同时，提高了集成电路的安全性。

本发明实施例提供了一种随机噪声电流扰动电路，包括：翻转状态延时电路、第一反相器和电容器，其中，所述翻转状态延时电路的输入端连接时钟信号，所述翻转状态延时电路的输出端连接所述第一反相器的输入端，所述电容器的一端连接所述第一反相器的输入端，所述电容器的另一端接地，所述翻转状态延时电路对所述时钟信号进行处理，使每一个在所述翻转状态延时电路的输入端的时钟信号翻转状态在所述第一反相器的输入端产生N个时钟信号翻转状态，将所述第一反相器处于翻转状态的时间延长N倍，N大于等于2。

可选地，所述翻转状态延时电路包括：N×M个第二反相器和异或门，其中，所述异或门的第一输入端和第二输入端连接时钟信号，所述N×M个第二反相器以串联的方式设置在所述异或门的第一输入端，M大于等于1。