[发明专利]输出电流动态可调的基准电流产生电路

说明书

技术领域

本发明涉及一种基准电流产生电路，尤其是一种输出电流动态可调的基准电流产生电路，属于微电子的技术领域。

背景技术

基准电流产生电路是数模混合集成电路中的基本模块，同时也是重要模块之一。通过基准电流产生电路能够将带隙基准电路产生的基准电压信号转换为具有低温度系数和高稳定性的电流信号，驱动后续电路工作，广泛运用于ADC、DAC等数模混合电路中。

除了低温度系数和高稳定性等要求外，实际应用中往往需要对基准电流的大小进行调节。例如在高精度电流舵型数模转换器中，经常需要对DAC的满幅输出电流大小进行调节，一种方法是通过设计辅助DAC来调节输出电流大小，但这需要引入较多的额外电路，增加了电路的规模和设计复杂度；另一种方法是通过调节基准电流的大小来实现(基准电流一般为DAC电流源阵列提供电流偏置)，相对于辅助DAC，调节基准电流的方法引入的额外电路规模较小，设计复杂度较低，较易实现；现有的调节基准电流方式仍然难以满足动态调节的要求。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种输出电流动态可调的基准电流产生电路，其结构紧凑，能将基准电压转换为低温漂高稳定的基准电流输出，能对产生的基准电流进行动态调节，安全可靠。

按照本发明提供的技术方案，所述输出电流动态可调的基准电流产生电路，包括基准电流产生本体电路以及与所述基准电流产生本体电路输出端连接的基准电流调节电路，基准电流产生本体电路与带隙基准电路提供的低温漂基准电压Vref连接，并将所述低温漂基准电压Vref转换为所需的基准电流，基准电流调节电路将基准电流产生本体电路转换得到的基准电流调节至所需的基准调节电流值输出。

所述基准电流产生本体电路包括负反馈运算放大器A0，所述负反馈运算放大器A0的正输入端与低温漂基准电压Vref连接，负反馈运算放大器A0的负输入端与NMOS管MN0的源极端以及电阻R1的第一端连接，负反馈运算放大器A0的输出端与NMOS管MN0的栅极端连接，NMOS管MN0的漏极端与PMOS管MP3的漏极端连接，PMOS管MP3的源极端与PMOS管MP0的漏极端连接，PMOS管MP0的源极端与电压VDD连接，PMOS管MP0的栅极端与基准电流调节电路连接，PMOS管MP3的栅极端与偏置电压Vbias连接。

所述基准电流调节电路包括第一调节支路以及与所述第一调节支路连接的第二调节支路；

第一调节支路包括PMOS管MP1以及PMOS管MP4，PMOS管MP1的源极端与PMOS管MP0的源极端连接，PMOS管MP1的栅极端与PMOS管MP0的栅极端连接，PMOS管MP1的漏极端与PMOS管MP4的源极端连接，PMOS管MP4的栅极端与PMOS管MP3的栅极端以及偏置电压Vbias连接，PMOS管MP4的漏极端与NMOS管MN1的漏极端连接，NMOS管MN1的栅极端与NMOS管MN0的栅极端以及负反馈运算放大器A0的输出端连接，NMOS管MN1的源极端与PMOS管MP6的漏极端以及NMOS管MN3的漏极端连接，PMOS管MP6的源极端与NMOS管MN0的源极端以及电阻R1的第一端连接，NMOS管MN3的源极端接地，PMOS管MP6的栅极端、NMOS管MN3的栅极端均与电流控制端K1连接；

第二调节支路包括PMOS管MP2以及PMOS管MP5，PMOS管MP2的源极端与PMOS管MP0的源极端、PMOS管MP1的源极端连接，PMOS管MP2的栅极端与PMOS管MP0的栅极端、PMOS管MP1的栅极端相互连接，以形成基准调节电流输出端OUT，PMOS管MP2的漏极端与PMOS管MP5的源极端连接，PMOS管MP5的栅极端与PMOS管MP3的栅极端、PMOS管MP4的栅极端以及偏置电压Vbias连接，PMOS管MP5的漏极端与NMOS管MN2的漏极端连接，NMOS管MN2的栅极端与NMOS管MN0的栅极端、NMOS管MN1的栅极端以及负反馈运算放大器A0的输出端连接，NMOS管MN2的源极端与PMOS管MP7的漏极端以及NMOS管MN4的漏极端连接，PMOS管MP7的源极端与NMOS管MN0的源极端以及电阻R1的第一端连接，NMOS管MN4的源极端接地，PMOS管MP7的栅极端、NMOS管MN4的栅极端均与电流控制端K2连接。

所述PMOS管MP0的尺寸与PMOS管MP1的尺寸、PMOS管MP2的尺寸相同。

所述PMOS管MP3的尺寸与PMOS管MP4的尺寸、PMOS管MP5的尺寸相同。