[发明专利]栅极驱动集成电路及包括栅极驱动集成电路的显示装置

权利要求书

1.一种栅极驱动集成电路(IC)，包括：

起始脉冲调制器，所述起始脉冲调制器用于接收在第一逻辑电平与第二逻辑电平之间交替的起始脉冲或前端进位脉冲，以输出通过调制所述起始脉冲或所述前端进位脉冲的逻辑电平移位时间而产生的调制起始脉冲或调制进位脉冲；和

移位寄存器，所述移位寄存器用于接收并依次输出所述调制起始脉冲或所述调制进位脉冲，

其中所述起始脉冲调制器还用于在所述起始脉冲或所述前端进位脉冲的逻辑电平为处于所述第一逻辑电平与所述第二逻辑电平之间的第三逻辑电平的时间，输出具有所述第二逻辑电平的调制起始脉冲或调制进位脉冲，

其中，所述起始脉冲调制器包括反相缓存单元，所述反相缓存单元用于接收所述起始脉冲或所述前端进位脉冲，以在所述起始脉冲或所述前端进位脉冲的逻辑电平等于或小于所述第三逻辑电平的时段期间输出具有所述第一逻辑电平的调制起始脉冲或调制进位脉冲，以及

其中所述反相缓存单元包括：

第一CMOS单元，所述第一CMOS单元用于接收所述起始脉冲或所述前端进位脉冲作为栅极电压，所述第一CMOS单元包括P型MOSFET和N型MOSFET；和

第二CMOS单元，所述第二CMOS单元用于接收所述第一CMOS单元的输出电压作为栅极电压，所述第二CMOS单元包括P型MOSFET和N型MOSFET。

2.根据权利要求1所述的栅极驱动集成电路，其中所述调制起始脉冲或所述调制进位脉冲的脉冲宽度比所述起始脉冲或所述前端进位脉冲的脉冲宽度宽。

3.根据权利要求1所述的栅极驱动集成电路，其中所述第一CMOS单元和所述第二CMOS单元中的每一个的N型MOSFET的面积比所述第一CMOS单元和所述第二CMOS单元中的每一个的P型MOSFET的面积大。

4.根据权利要求1所述的栅极驱动集成电路，其中所述起始脉冲调制器还包括噪声去除单元，其中所述噪声去除单元用于在施加具有被保持短于第一时段的时段的第二逻辑电平或更高逻辑电平的信号时，输出具有所述第一逻辑电平的调制起始脉冲或调制进位脉冲。

5.根据权利要求4所述的栅极驱动集成电路，其中所述第一时段是具有高频分量的噪声分量被保持的时间。

6.根据权利要求1所述的栅极驱动集成电路，还包括：

逻辑电路，所述逻辑电路用于对来自与所述栅极驱动集成电路连接的栅极输出使能信号线的栅极输出使能信号的反转信号和依次输出的调制起始脉冲或调制进位脉冲执行与运算，并且输出通过与运算产生的多个输出信号；和

电平移位器，所述电平移位器用于将从所述逻辑电路输出的多个输出信号进行电平移位，以产生多个栅极信号。

7.根据权利要求1所述的栅极驱动集成电路，其中所述起始脉冲调制器具有与所述起始脉冲或所述前端进位脉冲的上升速度成正比的第三逻辑电平。

8.根据权利要求4所述的栅极驱动集成电路，其中所述噪声去除单元包括正信号阻挡单元、负信号阻挡单元、P型MOSFET和N型MOSFET，其中所述正信号阻挡单元连接至所述P型MOSFET的栅极，并且在输入至所述P型MOSFET的栅极的信号之中阻挡具有被保持短于所述第一时段的时段的第二逻辑电平或更高逻辑电平的信号；所述负信号阻挡单元连接至所述N型MOSFET的栅极，并且在输入至所述N型MOSFET的栅极的信号之中阻挡具有被保持短于所述第一时段的时段的第二逻辑电平或更高逻辑电平的信号。