[发明专利]基于二次剩余的低成本RFID认证协议的乘法器

权利要求书

1.基于二次剩余的低成本RFID认证协议的乘法器，其特征在于，包括乘法单元、移位单元和求和单元，所述乘法单元包括至少并联的四个16位乘法器，每个乘法器连接有32位加法器，这些加法器从左到右依次连接有16位、32位、48位和64位四个移位寄存器，其中前两个移位寄存器之间连接有第一16位加法器，该第一16位加法器的输出端与第三个移位寄存器之间连接有第二16位加法器，该第二16位加法器的输出端与第四个移位寄存器之间连接有第三16位加法器，用于获取需要传递的加密数据M×M，其中M是需要加密的数据；所述移位单元包括依次相连的16位移位寄存器、1位移位寄存器、并行排列的内存RAM1及内存RAM2和第四16位加法器，用于获取隐藏M×M的传递数据r×m，其中r是1024位的随机数，m是加密公钥；所述求和单元采用第五16位加法器；第三16位加法器和第四16位加法器通过第五16位加法器相连，其中：

16位乘法器，由内存RAM、四个并联的3位乘法器和一个8位加法器组成，用于对输入的加密数据M进行16位数据相乘，得到32位数据并输出，其中四个并联的3位乘法器包括第一3位乘法器、第二3位乘法器、第三3位乘法器和第四3位乘法器，用于对输入数据M每8位数据中的低3位数据进行相乘运算并输出；内存RAM与四个并联的3位乘法器和一个8位加法器的连接关系为：第二3位乘法器和第三个3位乘法器的输出端与8位加法器相连，第一3位乘法器、第四3位乘法器和8位加法器的输出端与内存RAM连接，其中的8位加法器用于对第二3位乘法器和第三3位乘法器的输出结果进行相加并输出，内存RAM用于存储第一3位乘法器的输出数据、8位加法器的输出数据和第四3位乘法器的输出数据，其中第一3位乘法器的输出数据存储在内存RAM的0到7位中，8位加法器的输出数据存储在内存RAM的8到15位中，第四3位乘法器的输出数据存储在内存RAM的16到23位中；

32位加法器，用于对16位乘法器的输出结果进行相加并输出；

四个移位寄存器，从左至右分别用于对相连接的32位加法器的输出结果移16，32，48，64位并输出；

第一16位加法器，用于对前两个移位寄存器的输出结果进行相加，得到16位数据并输出；

第二16位加法器，用于对第一16位加法器输出结果和第三个移位寄存器的输出结果进行相加，得到16位数据并输出；

第三16位加法器，用于对第二16位加法器输出结果和第四个移位寄存器的输出结果进行相加，得到16位数据并输出；

第五个移位寄存器，包含16位，用于对输入加密公钥m进行移16×N位并输出，其中N为数据m从低位起第N个16bit数据；

1位移位寄存器，用于对16位移位寄存器的输出结果进行t次1位移位循环并输出，其中t为数据r从低位起第N个16bit数据中1的位数；

内存RAM1，用于N为1时，存储1位移位寄存器的输出结果；

内存RAM2，用于N为2时，存储1位移位寄存器的输出结果；

第四16位加法器，用于对内存RAM1和内存RAM2中的输出结果进行相加，并输出；

第五16位加法器，用于对第三16位加法器和第四16位加法器的输出结果进行相加，并输出。