[发明专利]一种针对片上网络的低功耗、抗串扰的编解码方法及编解码装置

权利要求书

1.一种针对片上网络的低功耗、抗串扰的编码方法，包括如下步骤：

(1)并行输入数据的每一数据线均以四位为一组编码，根据组内相邻数据间翻转情况分为两种情况：翻转次数大于1，则该组数据采用第一、三位或第二、四位取反的方式进行编码，同时将标志信号Flag置“1”；翻转次数小于或等于1，则该组数据保持不变，标志信号Flag置“0”；

(2)对编码后的并行数据进行并串转换得到低阶的并行数据，并将转换后的并行数据暂存在寄存器模块中；

(3)通过低阶并行数据中依时序相邻的两列数据进行按位异或运算，若运算结果出现连续两个或更多个“1”，则对其中时序在后的数据自身对应于连续“1”的连续若干个数据位进行异或运算，若依然是“1”，则说明相邻数据线上出现“10”→“01”或“01”→“10”，将串扰标志位Flag_Anticrosstalk置“1”，从而判定存在最坏情况串扰；否则，判定不存在最坏情况串扰，串扰标志位Flag_Anticrosstalk置“0”；

(4)对应于Flag_Anticrosstalk等于“1”的数据位，在依时序相邻的两个数据b_t-1和b_t之间插入屏蔽码B_t-1，屏蔽码B_t-1根据公式计算得到；对应于Flag_Anticrosstalk等于“0”的数据位，在依时序相邻的两个数据之间插入数据b_t-1或b_t，最终所述低阶的并行数据与相应的屏蔽码并行数据依时序间隔排列整合为时序加倍的待发送数据。

2.根据权利要求1所述的编码方法，其特征在于：步骤(2)中，采用4：1的比例进行并串转换。

3.根据权利要求2所述的编码方法，其特征在于：步骤(1)中所述并行输入数据为32位数据，即步骤(3)所述低阶并行数据为8位数据。

4.根据权利要求1所述的编码方法，其特征在于：步骤(4)中在依时序相邻的两个数据之间插入数据b_t-1。

5.对权利要求1至4任一所述编码方法所得数据进行解码的方法，包括如下步骤：

(1)通过采样奇数时钟触发沿的输入数据去除屏蔽码并行数据，保留所述低阶的并行数据即有效数据；

(2)根据标志信号Flag进行解码，若Flag等于“1”，则相应地对数据的第一、三位或第二、四位进行取反操作；若标志信号Flag等于“0”，则数据保持不变；

(3)对解码后的数据进行串并转换。

6.一种用于实现权利要求1至4任一所述编码方法的编码器，其特征在于：包括

低功耗编码模块，用于对并行输入数据进行编码，输出编码后的并行数据和标志信号Flag；

并串转换模块，用于将编码后的并行数据进行并串转换，得到低阶的并行数据；

抑制串扰编码模块，用于判断所述低阶的并行数据中是否存在最坏情况串扰，产生相应的屏蔽码并行数据；

寄存器模块：用于暂存并串转换模块发来的低阶的并行数据，并将抑制串扰编码模块提供的屏蔽码并行数据依时序相应插入低阶的并行数据形成待发送数据；

时钟分频模块，用于向低功耗编码模块和并串转换模块提供二分频时钟。

7.一种用于实现权利要求5所述解码方法的解码器，其特征在于：包括

屏蔽码检测模块，用于采样奇数时钟触发沿的输入数据去除屏蔽码并行数据，保留所述低阶的并行数据即有效数据；

低功耗解码模块：用于根据标志信号Flag对有效数据进行解码，输出解码后的低阶并行数据；

串并转换模块：采用1：4的比例对解码后的低阶并行数据中的每一路串行化数据进行并行转换；

时钟分频模块，用于向低功耗解码模块和串并转换模块提供二分频时钟。