[发明专利]一种降低Soc系统单拍峰值功耗的方法及装置

说明书

技术领域

本发明属于集成电路领域，尤其是涉及一种降低Soc系统单拍峰值功耗的方法及装置。

背景技术

集成度和时钟频率的大幅度提高，这二方面的同时发展导致集成电路的功耗越来越大，使得集成电路的功耗问题日益突出。系统的设计与普通集成电路不同，不是使用晶体管来搭建，而是使用来搭建系统。集成密度的提高也使系统集成的数以摩尔定律的速度增加，带来的不仅仅是复杂度的提高，更是功耗的增加和功耗密度的飞涨。

在Soc系统中，Cpu和Rom的访问率大约占系统整体访问率的80％～99％，这两部分所消耗的功耗，也是系统功耗的主要组成部分。对于Cpu和Rom在同一个时钟沿工作时，由于Cpu和Rom内部电路在同一个时钟沿翻转，很容易在当前时钟沿产生单拍的峰值功耗。

发明内容

本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种降低Soc系统单拍峰值功耗的方法，同时还提供一种降低Soc系统单拍峰值功耗的装置。

本发明的目的可以通过以下技术方案来实现：一种降低Soc系统单拍峰值功耗的方法，包括以下步骤：

S1、判断时钟分频器的分频是否为1，如果是，则执行步骤S2，否则，执行步骤S3；

S2、将所述时钟分频器的输出时钟作为CPU和ROM的工作时钟；

S3、将所述时钟分频器的输出时钟反相，使得CPU和ROM工作在不同的时钟沿，同时不会影响SOC系统的工作效率和时序路径。

所述步骤S3具体为：将所述时钟分频器的输出时钟作为CPU的工作时钟，将所述时钟分频器的输出时钟反相后作为ROM的工作时钟。

所述步骤S3具体为：将所述时钟分频器的输出时钟作为ROM的工作时钟，将所述时钟分频器的输出时钟反相后作为CPU的工作时钟。

基于同一构思，本发明还提供一种降低Soc系统单拍峰值功耗的装置，所述Soc系统包括时钟分频器、CPU以及ROM，所述时钟分频器的输出端连接CPU，该装置包括：

反相器，所述反相器的输入端与所述时钟分频器的输出端连接，用于将所述时钟分频器的输出时钟反相，

选择器，所述选择器至少包括两个输入端，两个所述输入端分别连接所述反相器的输出端和所述时钟分频器的输出端，所述选择器的输出端连接ROM，选择器为二选一数据选择器或四选一数据选择器，

当所述时钟分频器的分频信号不为1时，所述选择器接通所述反相器，当所述时钟分频器的分频信号为1时，所述选择器接通所述时钟分频器。

基于同一构思，本发明还提供一种降低Soc系统单拍峰值功耗的装置，所述Soc系统包括时钟分频器、CPU以及ROM，所述时钟分频器的输出端连接ROM，该装置包括：

反相器，所述反相器的输入端与所述时钟分频器的输出端连接，用于将所述时钟分频器的输出时钟反相，

选择器，所述选择器至少包括两个输入端，两个所述输入端分别连接所述反相器的输出端和所述时钟分频器的输出端，所述选择器的输出端连接CPU，选择器为二选一数据选择器或四选一数据选择器，

当所述时钟分频器的分频信号不为1时，所述选择器接通所述反相器，当所述时钟分频器的分频信号为1时，所述选择器接通所述时钟分频器。

与现有技术相比，本发明在系统中的Cpu处于分频状态时，通过将Rom的工作时钟与Cpu的工作时钟交叉错峰，使Rom和Cpu工作在不同的时钟沿，能降低30％～40％的系统单拍峰值功耗，同时又不影响系统的工作效率和时序路径。

附图说明

图1是时钟分频器、反相器与选择器之间的连接关系示意图；

图2是本发明中时钟相位关系图；

图3是本时钟分频器、反相器与选择器之间的连接关系示意图。

具体实施方式

下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

本发明提供的一种降低Soc系统单拍峰值功耗的方法，包括以下步骤：

S1、判断时钟分频器的分频是否为1，如果是，则执行步骤S2，否则，执行步骤S3；

S2、将时钟分频器的输出时钟作为CPU和ROM的工作时钟；

S3、将时钟分频器的输出时钟反相，使得CPU和ROM工作在不同的时钟沿，同时不会影响SOC系统的工作效率和时序路径。