[发明专利]运算放大器及其差分放大电路

说明书

运算放大器及其差分放大电路。差分放大电路接收一差分输入信号并输出一差分输出信号，包含：一输出部，具有一第一端点及一第二端点，其中该差分输出信号系通过该第一端点及该第二端点输出；一第一晶体管对，以二第一端接收该差分输入信号，以二第二端分别耦接该第一端点及该第二端点；一第二晶体管对，以二第一端接收该差分输入信号，以二第二端分别耦接该第一端点及该第二端点；以及一第三晶体管对，以二第一端接收一控制信号，以二第二端分别耦接该第一端点及该第二端点。该控制信号系控制该第三晶体管对导通或关闭及/或控制流经其上的电流。因此，本发明兼顾放大倍率并避免死锁状态。

技术领域

本发明是关于运算放大器，尤其是关于防死锁(deadlock)的运算放大器及其差分放大电路。

背景技术

图1为全差分(fully differential)运算放大器(operational amplifier)的应用电路。全差分运算放大器10的差分输入对与差分输出对通过回授电阻20及30耦接。全差分运算放大器10的设计必须顾及放大倍率及避免在共模(common mode)下发生死锁状态。如果全差分运算放大器10的设计不良，有可能会造成差分输入信号V_IN(由差分输入对输入)及差分输入信号V_OUT(由差分输出对输出)同时为高电位或同时为低电位，而形成死锁状态。所以有需要提出可兼顾放大倍率及避免死锁状态的全差分运算放大器。

发明内容

鉴于先前技术之不足，本发明之一目的在于提供一种运算放大器及其差分放大电路，以防止死锁发生。

本发明揭露一种运算放大器，具有一差分输入对及一差分输出对，包含：一输出级放大电路，以一第一端点及一第二端点作为其输入端，并以该差分输出对作为其输出端；一第一晶体管对，包含一第一晶体管及一第二晶体管，其中该第一晶体管及该第二晶体管的一第一端分别耦接该差分输入对的一第一输入端及一第二输入端，该第一晶体管及该第二晶体管的一第二端分别耦接该第一端点及该第二端点；一第二晶体管对，包含一第三晶体管及一第四晶体管，其中该第三晶体管及该第四晶体管的一第一端分别耦接该差分输入对的该第一输入端及该第二输入端，该第三晶体管及该第四晶体管的一第二端分别耦接该第一端点及该第二端点；一第一电流源，耦接该第一端点；一第二电流源，耦接该第二端点；一第三晶体管对，包含一第五晶体管及一第六晶体管，其中该第五晶体管及该第六晶体管的一第一端分别接收一控制信号，该第五晶体管及该第六晶体管的一第二端分别耦接该第一端点及该第二端点；以及一控制电路，耦接该差分输出对，系根据该差分输出对的电压及一共模电压产生该控制信号。

本发明另揭露一种差分放大电路，接收一差分输入信号并输出一差分输出信号，包含：一输出部，具有一第一端点及一第二端点，其中该差分输出信号系通过该第一端点及该第二端点输出；一第一晶体管对，包含一第一晶体管及一第二晶体管，其中该第一晶体管及该第二晶体管的一第一端接收该差分输入信号，该第一晶体管及该第二晶体管的一第二端分别耦接该第一端点及该第二端点；一第二晶体管对，包含一第三晶体管及一第四晶体管，其中该第三晶体管及该第四晶体管的一第一端接收该差分输入信号，该第三晶体管及该第四晶体管的一第二端分别耦接该第一端点及该第二端点；以及一第三晶体管对，包含一第五晶体管及一第六晶体管，其中该第五晶体管及该第六晶体管的一第一端分别接收一控制信号，该第五晶体管及该第六晶体管的一第二端分别耦接该第一端点及该第二端点；其中，该控制信号系控制该第五晶体管及该第六晶体管导通或关闭及/或控制流经其上的电流。

本发明之运算放大器及其差分放大电路能够防止死锁发生。相较于传统技术，本发明之运算放大器及其差分放大电路不需复杂的电路即可达到防死锁的功效。

有关本发明的特征、实作与功效，兹配合图式作实施例详细说明如下。

附图说明

[图1]为为全差分运算放大器的应用电路；

[图2]为本发明运算放大器之一实施例的电路图；