[发明专利]SiDNA序列生成及识别方法和装置

权利要求书

1.一种SiDNA序列生成方法，其特征在于，通过在设计阶段为每个半导体芯片的工作电压和公共接地端电压之间增设若干组并联和/或串联的带有缓冲寄存器的锁存器，即SiDNA单元，经半导体制程工艺使得锁存器实现非临界状态，即产生固定且不相同的0或1，从而形成该半导体芯片对应的DNA序列。

2.根据权利要求1所述的方法，其特征是，所述的锁存器具有镜像对称结构。

3.一种实现权利要求1或2所述方法的SiDNA序列生成单元，其特征在于，为两个对称耦合的反相器组成的锁存器，其中：每个反相器包括一个NMOS管和一个PMOS管，其中：PMOS管的源极与电源电压Vdd相连，漏极与NMOS管的漏极相连构成输入端，栅极与NMOS管的栅极相连构成输出端，NMOS管的源极则与地电压Vss相连。

4.根据权利要求3所述的SiDNA序列生成单元，其特征是，所述的对称，是指第一反相器和第二反相器具有半导体制程工艺上的对称结构，即两个NMOS管以及两个PMOS管从设计参数上完全相同。

5.根据权利要求3所述的SiDNA序列生成单元，其特征是，所述的耦合，通过第一反相器的输入端与第二反相器的输出端相连，第二反相器的输入端与第一反相器的输出端相连，这样的设计使得第一反相器与第二反相器的输入输出得以反相强化。

6.根据权利要求3～5中任一所述的SiDNA序列生成单元，其特征是，所述的SiDNA序列生成单元内设有一对缓冲寄存器，该缓冲寄存器对称设置于上述锁存器的两侧。

7.根据权利要求6所述的SiDNA序列生成单元，其特征是，所述的缓冲寄存器采用反相器实现。

8.根据权利要求6或7所述的SiDNA序列生成单元，其特征是，所述的缓冲寄存器采用与所述的锁存器中第一、第二反相器相同的结构实现，其中：缓冲寄存器的PMOS管的源极与电源电压相连，漏极与NMOS管的漏极相连并与第一反相器的输出端、第二反相器的输入端相连，PMOS管的栅极与NMOS管的栅极相连构成DNAC端，NMOS管的源极则与地电压相连，另一侧的反相器采用相同结构并构成DNA端。

9.一种具有SiDNA序列的芯片，其特征在于，包括：若干个如权利要求2～8中任一所述的SiDNA序列生成单元以及多级读取机构，其中：SiDNA单元分布于芯片的各个位置并与多级扫描链单元相连。

10.根据权利要求9所述的具有SiDNA序列的芯片，其特征是，所述的多级读取机构，为包括若干个级联的扫描触发器的多级扫描链单元。

11.根据权利要求10所述的具有SiDNA序列的芯片，其特征是，所述的扫描触发器的输入端与上述锁存器的输出端或缓冲寄存器的DNA端或DNAC端相连，当扫描触发器接收到时钟信号后将相应在输出端经触发产生相应的信号。

12.根据权利要求10所述的具有SiDNA序列的芯片，其特征是，所述的多级扫描链单元中设有多路选择器，该多路选择器包括多个输入端以及一个输出端，其中：任一一个输入端与上述锁存器的输出端或缓冲寄存器的DNA端或DNAC端相连，输出端与扫描触发器的输入端相连，并通过读取控制信号和读取选择信号实现片选和输出选择。

13.根据权利要求9～12中任一所述的具有SiDNA序列的芯片，其特征是，在相邻两个扫描链单元之间设有多路分配器，该多路分配器的输入端与扫描触发器的输出端相连，多路分配器的多个输出端分别于芯片的其他端口以及下一级扫描链单元相连。通过读取选择信息对该多路分配器的输出进行选择，当扫描触发器接收外部信息时，相同时序下的读取选择信息将会控制多路分配器将该外部信息输出至芯片的其他端口。

14.一种系统单芯片，其特征在于，包括：分别与总线相连的若干个带有I/O电路的逻辑单元和一个处理单元，该逻辑单元通过总线和处理单元传输数据，上述逻辑单元遍布于芯片的不同位置；

所述的逻辑单元内包括一个或多个如上述任一权利要求中所述的SiDNA单元，每个逻辑单元中的I/O电路通过总线将与之相连的SiDNA单元的DNA信息通过总线输出至处理单元，由处理单元根据不同的逻辑单元将对应的DNA信息整合为完整的DNA序列。

15.一种根据权利要求14所述系统单芯片的芯片故障诊断方法，其特征在于，通过比对DNA序列的完整性，获得对应逻辑单元的正常工作状态，从而实现芯片电路故障的快速定位。