[发明专利]可编程逻辑器件布局方法及装置

说明书

本发明提供一种可编程逻辑器件布局方法及装置，通过筛选出合理部署区域小于预设面积阈值的第一逻辑单元，并在对其他逻辑单元进行部署以前，先根据预先创建的部署指示对第一逻辑单元进行部署设置。基于部署指示的指示，保证尽量将第一逻辑单元设置到其自身的合理部署区域内，然后才对其他逻辑单元进行部署。在确保第一逻辑相对其他逻辑单元的有限合理部署区域不被其他逻辑单元占用的基础上，保障第一逻辑单元被设置到自身的合理部署区域，提升对第一逻辑单元布局的合理性和整体布局的正确性。降低了布局后对可编程逻辑器件上逻辑单元进行大范围挪动修改的风险，提升了可编程逻辑器件布局的效率和性能。

技术领域

本发明涉及电子技术领域，尤其涉及可编程逻辑器件布局方法及装置。

背景技术

随着电子技术的飞速发展，数字电路的设计脚步也逐渐加快。可编程逻辑器件(Programmable Logic Device，PLD)因其具有可编程特性，有效降低了电路设计成本，缩短了系统设计的周期，提高了设计开发的灵活性。在对可编程逻辑器件进行设计时，通常是由设计人员在EDA终端(例如运行有EDA程序的计算机)上使用硬件描述语言对应用设计进行逻辑描述与逻辑综合，然后进行布局布线，最后成功生成位流下载到芯片上。

布局布线是可编程逻辑器件中举足轻重的过程，因为布局布线的处理效果可能直接影响到可编程逻辑器件的性能：例如，在可编程逻辑器件中，有些特殊的逻辑单元，如APM(乘法单元)或DRM(存储单元)，只能被部署在预先被规划出的、面积较小的合理部署区域中。一旦预先规划出的合理部署区域被占用，或者是因为其他原因使得这些逻辑单元被部署到了合理部署区域以外的地方，则可能会导致可编程逻辑器件布局不合理，需要大肆调整的问题。

目前，现有技术中通常基于全局密度模型对需要部署到可编程逻辑器件上的所有逻辑单元进行部署。全局密度模型是根据可编程逻辑器件上实际部署完成的各逻辑单元以及各逻辑单元设置位置而抽象建立的一种软件模型，其能够体现可编程逻辑器件上各个区域当前逻辑单元部署的密集程度。现有技术中在需要部署一个逻辑单元时，会直接根据全局密度模型，并基于密度最小原则选择可编程逻辑器件上当前密度最小的区域作为当前待部署逻辑单元的设置位置，以满足可编程逻辑器件拥塞度小的要求。在这种情况下，APM与DRM的合理部署区域很有可能被其他逻辑单元占用从而导致APM或DRM只能设置到其他区域中；或者也有可能存在这种情况：在部署APM或DRM时，虽然APM或DRM的合理部署区域上还有足够的空间，但是根据全局密度模型的指示，其他区域的密度更低，更适合设置APM或DRM，从而使得APM或DRM被设置到合理部署区域以外。也就是说，全局密度模型给出了错误的指示，从而导致可编程逻辑器件的布局不合理。

综上，现在亟需提出一种新的可编程逻辑器件布局方案，用以解决现有技术中单纯基于全局密度模型对可编程逻辑器件进行布局而导致合理部署区域较小的逻辑单元无法被合理部署的问题。

发明内容

本发明提供的可编程逻辑器件布局方法及装置，主要解决的技术问题是：解决现有技术中基于全局密度模型对可编程逻辑器件进行布局，导致合理部署区域小的逻辑单元无法被合理部署的问题。

为解决上述技术问题，本发明实施例提供一种可编程逻辑器件布局方法，包括：

从需要部署到可编程逻辑器件上的各逻辑单元中筛选出满足预设条件的第一逻辑单元，所述预设条件包括自身合理部署区域小于预设面积阈值；

根据预先创建的部署指示对所述第一逻辑单元进行部署设置，所述部署指示基于所述第一逻辑单元的合理部署区域创建，用于指示将所述第一逻辑单元部署到其合理部署区域；

对除第一逻辑单元以外的需要部署到可编程逻辑器件上的其他逻辑单元进行部署。

进一步地，所述预设条件还包括：要求与自身相连的第二逻辑单元的时延小于预设时延阈值。