[发明专利]一种新的8b/10b编码实现方法

说明书

技术领域

本发明涉及计算机通信系统，特别是一种新的8b/10b编码实现方法。

背景技术

在当今的通信行业，芯片、系统间的数据传输都在由传统的并行低速传输向高速串行传输转变。在大多数高速串行传输技术中，发送通道将高速时钟信息隐藏在用户数据中，即不单独发送专门的高速时钟同步信号；接收通道接收衰减的高速串行输入数据，根据其跳变沿信息提取出高速时钟信息，并对本地采样时钟相位进行调整，以保证采样时钟的相位能够准确定位输入数据码元的中间位置。

但是，如果传输的高速串行数据中连续的“0”或者“1”过多，一方面会导致数据跳变沿的数目太少而影响相位判断结果，另一方面也会导致数据的直流电平过低(连续“0”过多)或者过高(连续“1”过多)。因此，必须对传输前的数据进行处理以增加高速串行数据的跳变沿密度，同时也保证“0”和“1”的数目大致相等以稳定信号直流电平。

8b/10b编码方式最初由IBM公司的Al Widmer和Peter Franaszek在IBM的刊物“研究与开发”上描述，并应用于ESCON(200M互联系统)。该编码的基本思想是将8bit的码字通过映射机制转化为10bit码字，它的特征之一是保证了直流平衡，可以使发送的“0”或者“1”的数目保持一致，同时连续的“0”或者“1”的数目不超过5位。通过8b/10b编码，大大减小了接收端从高速串行数据中恢复出时钟和数据的难度；同时，它也利用一些特殊的编码帮助接收端进行数据的还原，这样可以在早期就发现数据位的传输错误，防止错误的数据继续向上层传输。

具体来说，8b/10b编码可以对256(2⁸)种数据(一般称作D码)和12个特殊字符(一般称作K码)进行编码，至于对8bit输入码字进行D码还是K码编码由一位额外的K码指示信号来表示。为了保证之前所有编码后的数据中“0”和“1”的数目保持一致，在8b/10b编码过程中，需要一位极性指示输入来指导编码过程中选择“0”比“1”多或者“1”比“0”多的编码结果。同时输出一位极性指示为下一个8b/10b编码提供极性指示输入。

8b/10b编码方式广泛应用于许多高速串行总线，如PCI Express、Fiber Channel、USB3.0、Infini-band、RapidIO等总线或者接口技术都采用了8b/10b编码机制。

现行的8b/10b编码实现主要有两种：第一种是存储查表实现，将10bit编码结果和1bit极性指示作为数据存储到存储器件中，把8bit输入码字以及2bit编码指示信号作为存储地址；第二种是组合逻辑实现，利用8b/10b编码协议的特点，首先将8bit输入码字拆分为5bit和3bit分别进行5b/6b和3b/4b编码，然后再根据极性指示信号对6bit和4bit编码结果进行处理，最后再将两部分结果组合起来作为10bit编码结果。

上述的第一种方法实现起来简单直接，但由于对每一种编码结果都进行存储，增加了电路的面积，而且电路也受到了存储器读取时间的制约。相比之下，第二种方法中的逻辑实现灵活性比较强，可以根据总体电路的设计指标，在速度和面积之间进行折中实现。

基于上述第二种方法的8b/10b编码过程中，首先将8bit输入字码由高到低标记为HGFEDCBA八位二进制数，对低五位EDCBA进行5b/6b编码得到6bit编码结果，对高三位HGF进行3b/4b编码得到4bit编码结果，然后根据编码指示输入对相应结果进行处理，最后组合为10bit编码结果abcdeifghj与极性指示一起输出。

发明内容

本发明基于上述的第二种方法，利用8b/10b编码表的一些内在规律对8b/10b编码表进行了简化，进而提出一种改进的8b/10b编码实现方法。该改进方法根据简化后的8b/10b编码表将整个8b/10b编码电路分为4b/6b编码和3b/4b编码实现，根据数据码(D码)和非数据码(K码)的编码规律将两种编码一体化实现，在明显减小电路实现规模的同时也减小了输入到输出的延时。

如图3、图4所示，为8bit输入字码分组后的3b/4b和5b/6b简化编码表。可以看到，对于每一种输入，有不少于一种编码结果，因此这里存在一个如何选择编码结果的问题。本发明的新颖之处，就是对“如何选择合适的编码结果”这一问题进行了合理简化。

图3中，对各种组合输入的3b/4b的两种编码结果进行了X和X`标记，这里的X和X`不是简单的取反关系，而是为了方便图1中对3b/4b编码结果进行选择。