[发明专利]片上测试图案生成

权利要求书

1.一种芯片(110)，包括：

-外部测试模式引脚(213)，与集成电路(230)和片上信号发生器(220)连接，并且被配置为接收用于触发测试模式(1001)的建立信号(272)，

-所述集成电路(230)，包括多个逻辑元件(231)，其中所述多个逻辑元件(231)被配置为在所述测试模式(1001)下形成多个扫描链(232)，所述芯片(110)被配置为在所述测试模式(1001)对应于所述多个逻辑元件(231)的预烧运用时接触预烧板(105)，

-所述片上信号发生器(220)，与所述集成电路(230)连接并且被配置为：响应于经由所述外部测试模式引脚(213)接收所述建立信号(272)而初始化，并且在所述测试模式(1001)下向所述多个扫描链(232)提供测试图案信号(281、282)，

其中所述信号发生器(220)被配置为提供具有码字(321)长度N的测试图案信号(281)，

其中所述多个逻辑元件(231)被配置为形成M个扫描链(232)，

其中N小于M，

其中所述芯片(110)进一步包括解压器(273)，所述解压器(273)被配置为将具有所述码字(321)长度N的所述测试图案信号(281)变成具有码字(321)长度M的解压缩的测试图案信号(282)，或者

其中所述片上信号发生器被配置为提供具有码字长度N的测试图案信号，

其中所述多个逻辑元件被配置为形成M个扫描链，以及

其中N等于M。

2.按照权利要求1所述的芯片(110)，

其中所述信号发生器(220)包括线性反馈移位寄存器。

3.按照权利要求1所述的芯片(110)，

其中所述信号发生器(220)包括少于100.000个晶体管。

4.按照权利要求1所述的芯片(110)，

其中所述信号发生器(220)包括少于1.000个晶体管。

5.按照权利要求1所述的芯片(110)，

其中所述信号发生器(220)包括少于500个晶体管。

6.按照权利要求1所述的芯片(110)，进一步包括：

-与所述信号发生器(220)连接并且选择性地与所述集成电路(230)连接的外部时钟引脚(211)，

其中所述信号发生器(220)被配置为取决于经由所述外部时钟引脚(211)接收的时钟信号(271)而提供不同状态的所述测试图案信号(281、282)，

其中所述多个逻辑元件(231)中的每一个被配置为取决于所述时钟信号(271)和所述测试图案信号(281、282)而在不同状态之间进行切换。

7.按照权利要求6所述的芯片(110)，进一步包括：

-至少一个开关(290、291)，被配置为在所述测试模式(1001)下将所述外部时钟引脚(211)与所述集成电路(230)连接并被配置为在不同于所述测试模式(1001)的另外的模式下将所述外部时钟引脚(211)与所述集成电路(230)断开。

8.按照权利要求1所述的芯片(110)，其中所述多个逻辑元件(231)被配置为响应于经由所述外部测试模式引脚(213)接收所述建立信号(272)而形成所述扫描链(232)。

9.按照权利要求8所述的芯片(110)，进一步包括：

-外部时钟引脚(211)，与所述信号发生器(220)连接并且选择性地与所述集成电路(230)连接，

其中所述信号发生器(220)被配置为取决于经由所述外部时钟引脚(211)接收的时钟信号(271)而提供不同状态的所述测试图案信号(281、282)，

其中所述多个逻辑元件(231)中的每一个被配置为取决于所述时钟信号(271)和所述测试图案信号(281、282)而在不同状态之间进行切换，

其中IEEE测试存取端口包括所述外部时钟引脚(211)和所述外部测试模式引脚(213)。