[发明专利]生成多项式的生成方法、生成装置、编码器、控制器及电子设备

说明书

本发明实施例公开了一种BCH码生成多项式的生成方法、生成装置、编码器、控制器及电子设备。该编码器包括：接收输入信息的输入电路；输出编码信息的输出电路；执行BCH码编码运算的编码电路；所述编码电路包括：第一编码单元，用于执行基于固定多项式的编码运算以及第二编码单元，用于执行基于可变多项式的编码运算。该编码器使用的固定多项式和可变多项式构造生成多项式，在输出纠错能力可变的循环码的同时有效的减少了预存的多项式占用的面积以及选择电路的延时。

技术领域

本发明涉及循环码编码技术领域，特别是涉及一种BCH码生成多项式的生成方法、生成装置、编码器、内存控制器及电子设备。

背景技术

BCH纠错码是一种通常用于纠正随机差错的循环校验码。由R.C.Bose、D.K.Chaudhuri和A.Hocquenghem共同提出。它是一种具有严格的代数结构，纠错能力强，构造简单，编码较容易实现等特点的线性分组码。

BCH纠错码(以下简称BCH码)属于线性分组码中的循环码的一种，其能够非常容易的在电路上实现而被广泛的应用。作为一种循环码，BCH码可以通过特定的多项式表示。该多项式又被成为BCH码的生成多项式g(x)。对于具有不同的设计纠错能力的BCH码而言，其生成多项式g(x)也是不相同的。

在实际使用过程中，可能需要使用多种具有不同纠错能力的BCH码。一个能够支持或者实现纠错能力可变的编码器是符合目标需求的。如图1所示，在中国专利“一种参数可变的BCH码编码器及译码器”(专利文献号：CN101567696A)中提供了一种预先存储各种不同纠错能力的生成多项式g(x)的编码器。在使用时，编码器可以根据需要切换使用的g(x)从而实现编码器的纠错能力可变。

在实现本发明过程中，发明人发现相关技术存在以下问题：上述纠错能力可变的编码器中，需要提供不少的电路面积来存储和切换不同的生成多项式g(x)。

例如，在flash控制器中，不同型号flash的纠错能力需求都不同，通常需要预先存储至少56种不同的生成多项式g(x)。有限域GF(2^m)的BCH码的生成多项式g(x)的项数r等于纠错能力t乘以信息位m(flash应用中，通常m为14，t为17-72)。因此，在一般的flash控制器中，g(x)的项数r为238～1008。

基于以上的运算可以看出，存储上述56个不同的g(x)共需要34888比特的存储空间，这样的选择电路占用面积很大。另外，考虑到生成多项式g(x)的数量越多，选择电路的延迟也会越长，由此会导致编码器的工作频率降低。

发明内容

本发明实施例主要解决的技术问题是提供一种BCH码生成多项式的生成方法、生成装置、编码器、内存控制器及电子设备，能够解决现有技术中预先存储生成多项式占用的存储空间大，编码器工作频率下降的问题。

为解决上述技术问题，本发明实施例提供一种BCH码的生成多项式生成方法。该方法包括：确定具有预定的最大纠错能力的第一生成多项式，所述第一生成多项式为若干个最小多项式的乘积；；最小多项式组用于表示一个或者多个所述最小多项式的乘积，每个所述最小多项式组为一个固定多项式在所述第一生成多项式中划分至少一个所述固定多项式，形成固定多项式集合；所述固定多项式集合包括一个或者多个所述固定多项式；设定目标纠错能力，根据所述目标纠错能力，在所述固定多项式集合中选择至少一个固定多项式；所述目标纠错能力小于等于最大纠错能力；计算除所述选中的固定多项式以外剩余的最小多项式的乘积，作为可变多项式；根据将具有目标纠错能力的第二生成多项式除以选中的固定多项式，获得的余式作为可变多项式，所述具有所述目标纠错能力的所述第二生成多项式由所述可变多项式与所述固定多项式进行乘积计算而得到。

可选地，所述固定多项式集合包括：P(0)至P(n)的n+1个固定多项式；其中，P(n)为第一生成多项式的前m×(n+1)个最小多项式的乘积；m为P(0)具有的最小多项式数量；n为正整数。