[发明专利]一种基于MCU的SOC及其内核协作控制单元

说明书

本发明公开了一种基于MCU的SOC及其内核协作控制单元，包括内核协作控制单元、时钟单元、协处理内核和MCU内核，所述时钟单元分别连接第一时钟控制单元GC1和第二时钟控制单元GC2，本发明通过内核协作控制单元及其与时钟门控单元的配合，可以使MCU内核与协处理内核能够顺利地在休眠状态与工作状态中合理过渡并切换，从而降低SOC芯片在应用时的功耗，使SOC芯片符合低功耗应用场合的要求。并且通过错开MCU内核与协处理内核占用同一芯片内部资源的时间，使在SOC中MCU内核与协处理内核能够更大程度上共享SOC内部资源，从而降低SOC芯片的成本。

技术领域

本发明涉及MCU技术领域，具体是一种基于MCU的SOC及其内核协作控制单元。

背景技术

MCU又称单片微型计算机或者单片机，是把中央处理器的频率与规格做适当缩减，并将内存、计数器、USB、A/D转换、UART、PLC、DMA等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。

本发明通过内核协作控制单元及其与时钟控制单元的配合，可以使MCU内核与协处理内核能够顺利地在休眠状态与工作状态中合理过渡并切换，从而降低SOC芯片在应用时的功耗，使SOC芯片符合低功耗应用场合的要求。并且通过错开MCU内核与协处理内核占用同一芯片内部资源的时间，使在SOC中MCU内核与协处理内核能够更大程度上共享SOC内部资源，从而降低SOC芯片的成本。

发明内容

本发明的目的在于提供一种基于MCU的SOC及其内核协作控制单元，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种基于MCU的SOC及其内核协作控制单元，包括内核协作控制单元、时钟单元、协处理内核和MCU内核，所述时钟单元分别连接第一时钟控制单元GC1和第二时钟控制单元GC2，第一时钟控制单元GC1还分别连接内核协作控制单元和MCU内核，第二时钟控制单元GC2还分别连接内核协作控制单元和协处理内核，内核协作控制单元还连接MCU内核，MCU内核还连接协处理内核。

作为本发明的进一步方案：所述内核协作控制单元包括寄存器R1、寄存器R2、反相器INV1、反相器INV2和或门OR。

与现有技术相比，本发明的有益效果是：本发明通过内核协作控制单元及其与时钟控制单元的配合，可以使MCU内核与协处理内核能够顺利地在休眠状态与工作状态中合理过渡并切换，从而降低SOC芯片在应用时的功耗，使SOC芯片符合低功耗应用场合的要求。并且通过错开MCU内核与协处理内核占用同一芯片内部资源的时间，使在SOC中MCU内核与协处理内核能够更大程度上共享SOC内部资源，从而降低SOC芯片的成本。

附图说明：

图1为本发明的整体框图；

图2为内核协作控制单元的方框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1-2，本发明描述一种基于MCU的SOC及其内核协作控制单元，包括内核协作控制单元、时钟单元、协处理内核和MCU内核，所述时钟单元分别连接时钟控制单元GC1和时钟控制单元GC2，时钟控制单元GC1还分别连接内核协作控制单元和MCU内核，时钟控制单元GC2还分别连接内核协作控制单元和协处理内核，内核协作控制单元还连接MCU内核，MCU内核还连接协处理内核。

内核协作控制单元包括寄存器R1、寄存器R2、反相器INV1、反相器INV2和或门OR。