[发明专利]一种处理器的硬件循环处理方法和系统

说明书

一种处理器的硬件循环处理系统和方法，通过在原有的取指单元中增加循环缓存，将对应循环体中的前N条指令通过循环缓存直接输出至后续的译码单元，消除循环处理过程中，每次从循环体最后一条指令跳转至循环体第一条指令时，由于程序存储器读出数据的延时而造成的额外的等待周期，从而实现硬件循环的零延时跳转。本发明所述方法设计简单，在原有系统中仅仅需要增加一个硬件的循环缓存和对应的选择模块，便可实现硬件循环的零延时跳转。另外，本方法还能够减少取指单元对程序存储器的访问，从而降低处理器的功耗。

技术领域

本发明涉及硬件循环处理技术，尤其涉及一种针对处理器或DSP取址级架构进行改进的硬件循环处理技术。

背景技术

在处理器或DSP中，循环是一种很常见的程序类型。现有技术中，通常利用普通的跳转指令并配合使用通用寄存器来实现循环处理。但是这种处理方式在循环体的最后，需要使用额外的指令来判断循环是否结束，如果没有结束还需要使用跳转指令跳转到循环体的第一条指令，这样会给循环体带来不少的附加周期。尤其在循环嵌套的情况下，运算效率会因此大大受损。

为了提高循环的执行效率，目前，有些处理器或DSP中开始使用硬件循环的方式对循环进行处理。即通过硬件来自动判断循环是否结束，并跳转到循环体的第一条指令。这种方式虽然不再使用额外的判断指令以及跳转指令，但是由于程序存储器存在延时，所以每次从循环体最后一条指令跳转至循环体第一条指令的时候，仍需要额外的等待周期，才能读取到循环体的第一条指令。在这种情况下，如果循环体中指令比较少，这些额外的等待周期依旧会对循环的效率产生严重影响。

针对现有技术的问题，本发明公开的处理器或DSP的硬件循环处理方法和系统，可以消除每次从循环体最后一条指令跳转至循环体第一条指令时的额外的等待周期，实现循环的零延时跳转，能够大幅度提高循环的效率。并且可以由此减少程序存储器的读取次数，降低处理器或DSP功耗。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种处理器的硬件循环处理方法及系统。

首先，为实现上述目的，本发明提出一种处理器硬件循环处理系统。系统包括程序存储器、取指单元、循环缓存、选择模块、译码单元和执行单元；

所述程序存储器连接取指单元的输入端，所述取指单元的指令输出端连接选择模块的一个输入端，选择模块的另一个输入端连接循环缓存的输出端；选择模块的输出端连接译码单元的输入端；所述译码单元的输出端连接执行单元的输入端；

所述取指单元还与译码单元的第一控制信号端连接，所述循环缓存还与译码单元的第二控制信号端连接。

进一步的，上述系统中，所述译码单元的第一控制信号端用于在译码单元未读取到循环节点指令时，控制所述取指单元通过选择模块向译码单元）输出需要进行译码的下一条指令；同时，所述译码单元在读取到新循环的第一条指令后，还通过第一控制信号端控制所述取指单元通过选择模块同步向循环缓存输出新循环体的第一条至第N条指令；所述循环缓存用于接收新循环体的前N条指令，并将接受的N条指令压入堆栈进行存储；其中，所述的循环节点指令指循环进行的过程中，循环体中的最后一条指令；所述的循环缓存接收的新循环体内指令的条数N=min{n，m}， n为循环体中指令条数，m为指令从程序存储器到达译码单元所经历的时钟周期数减1；

所述译码单元的第二控制信号端用于在译码单元读取到循环节点指令时，控制循环缓存通过选择模块依次向译码单元输出当前循环体的第一条至第N条指令。

这样，可以根据译码单元需要进行译码的指令，通过选择模块根据该条指令在循环体中所处的位置，判断是直接从循环缓存中读取指令，还是需要一级一级的从程序存储器中读取指令。控制循环体内部的前N条指令直接通过取指级的循环缓存出输至译码单元，从而避免循环中，每次从程序存储器中一级一级向译码单元传递指令而造成的额外的等待周期。本发明在实现硬件循环的零延时跳转的同时，也减少了对程序存储器的访问，从而降低功耗。