[发明专利]基于PCIE的FPGA更新系统及更新方法

权利要求书

1.基于PCIE的FPGA更新系统，包括：一个CPU器件、一个FPGA器件，其中：

CPU器件，用于下载配置文件和发送写、读操作和配置操作命令，通过PCIE接口将操作命令下发至FPGA；

FPGA器件，用于接收来自PCIE接口的写、读操作和配置操作，将PCIE发送的操作转换为内部总线操作，能够接收来自EPLD器件的配置操作；

其特征在于，还包括一个EPLD器件、一个NOR Flash存储单元及一个JTAG下载接口，

EPLD器件，用于接收来自FPGA内部总线上的写操作、读操作和配置操作命令，将总线的读写操作转化为FLASH读写操作，接收配置操作命令对FPGA进行配置操作；

NOR Flash存储单元，用于存储FPGA配置文件数据；

JTAG下载接口，用于最初更新配置时，为FPGA内部提供内部逻辑使用。

2.基于PCIE的FPGA更新方法，包括写操作、读操作和配置操作，其特征在于，

写操作包括以下步骤：

1.1、CPU器件发送写操作命令，将存储的配置文件构造写请求TLP数据包发送到PCIE接口上；

1.2、FPGA器件接收到来自PCIE接口上的写请求TLP数据包，将数据存入到写数据先入先出存储器中，同时通过内部总线接口将FIFO中的数据发送到EPLD器件；

1.3、EPLD器件接收来自内部总线的写入数据后，将数据存入到写数据FIFO存储器中，再从NOR Flash存储单元的基地址开始，将FIFO中的数据依次写入到存储单元；

读操作包括以下步骤：

2.1、CPU器件发送读操作命令，构造读请求TLP报文发送到PCIE接口上；

2.2、FPGA器件接收到来自PCIE接口上的读请求TLP报文，将TLP报文中的需要读取的基地址和数量通过内部总线接口发送到EPLD器件；

2.3、EPLD器件接收到内部总线接口的基地址和数量后，从基地址开始依次读取NOR Flash存储单元指定数量的数据，将读出的数据先存入读数据FIFO存储器中，再通过内部总线将FIFO中的数据发送到FPGA器件；

2.4、FPGA器件接收来自内部总线返回的读数据，将读到的数据先存入读数据FIFO存储器中，再构造读响应TLP报文发送到PCIE接口上；

2.5、CPU器件接收来自PCIE接口的读响应TLP报文，完成数据的读取；

配置操作包括以下步骤：

3.1、CPU器件发送配置操作命令，构造写请求TLP报文发送到PCIE接口上；

3.2、FPGA器件接收到来自PCIE接口上的写请求TLP报文，判定为配置操作，通过内部FPGA总线发送配置命令；

3.3、EPLD器件接收到内部总线接口的配置命令后，从基地址开始依次读取NOR Flash存储单元所有的数据，配置到FPGA。