[发明专利]一种提高仿真效率的SOC系统验证方法和装置

说明书

本发明公开了一种提高仿真效率的SOC系统验证方法和装置，其中方法所用到的主要硬件包括系统验证平台和待验证的SOC芯片，包括如下步骤：将测试激励中的硬件激励的代码整合在所述系统验证平台（105）中；在对SOC芯片（101）仿真验证之前，对构成系统验证平台（105）和SOC芯片（101）的硬件代码进行一次性编译；所述系统验证平台（105）接收外部的测试命令，选择相应的SOC芯片（101）的硬件运行环境，编译并运行相应的软件激励的代码，对所述SOC芯片（101）进行仿真验证。本发明节约了硬件代码的编译时间和SOC芯片重复上电初始化的运行时间，大大提高了SOC芯片仿真验证的效率。

技术领域

本发明涉及集成电路验证测试领域，特别涉及一种减少编译时间和运行时间的SOC系统验证方法。

背景技术

现有的SOC（System On Chip）芯片的规模越来越大，SOC芯片的验证也越来越复杂和耗时。SOC系统验证是使用电子设计自动化（Electronic Design Automation，EDA）工具对SOC芯片进行仿真验证，以确保SOC芯片设计的正确性。

SOC芯片的系统验证通常采用软件硬件协同仿真验证的方式，测试激励由软件激励和硬件激励组成。其中软件激励由C、C++等软件语言编码后经编译器编译生成可执行文件，存放在SOC芯片的程序存储器中，再由SOC芯片的中央处理单元（Central ProcessorUnit，CPU）从程序存储器中读取指令并执行以完成SOC芯片所设计的功能。硬件激励由Verilog、VHDL、SystemVerilog等硬件描述语言或硬件验证语言编码，用于构建SOC芯片运行软件激励时对应的硬件环境。系统验证平台以及待验证SOC芯片也是由硬件语言编码，包括硬件激励、系统验证平台和待验证SOC芯片的硬件代码需要经编译器编译生成可执行文件后才能开始仿真运行。

传统的SOC系统验证方法在测试激励运行切换时，虽然构成系统验证平台和待验证SOC芯片的硬件代码不变，但由于测试激励的软件激励代码和硬件激励代码都发生了变化，就需要对构成软件激励的软件代码和构成硬件激励、系统验证平台和待验证SOC芯片的硬件代码各编译一次后才能开始仿真运行。随着SOC芯片的设计规模越来越大，SOC系统验证花费在编译硬件代码上的时间也越来越多，特别是在做规模较大的SOC芯片门级电路的仿真时，其硬件代码的编译时间已经达到以小时为单位计算了。而软件代码的编译时间通常以秒为单位计算，相对硬件代码的编译时间可以忽略不计。传统的SOC系统验证方法需要软件代码和硬件代码各编译一次后才能开始仿真运行，存在如下缺点：

1、造成系统验证调试阶段编译时间的浪费：在系统验证的测试激励调试阶段，测试激励每调试修改一次，就需要软件代码和硬件代码各编译一次之后才能重新开始仿真运行。

2、造成系统验证回归阶段编译时间的浪费：在系统验证仿真回归阶段，每次一个测试激励运行完切换到另一个测试激励时都需要软件代码和硬件代码各编译一次之后才能重新开始仿真运行。

3、造成SOC芯片上电初始化过程运行时间的浪费：由于每一次重新开始仿真运行，SOC芯片都需要在上电初始化过程完成以后才能开始运行测试激励，就会导致每次测试激励的调试修改或者测试激励的切换都会多花费一段SOC芯片上电初始化过程的运行时间。

发明内容

本发明为了解决上述现有技术中存在的技术问题，提出一种提高仿真效率的SOC系统验证方法，该方法所用到的主要硬件包括系统验证平台和待验证的SOC芯片，其包括如下步骤：

将测试激励中的硬件激励的代码整合在所述系统验证平台（105）中；

在对SOC芯片（101）仿真验证之前，对构成系统验证平台（105）和SOC芯片（101）的硬件代码进行一次性编译；

所述系统验证平台（105）接收外部的测试命令，选择相应的SOC芯片（101）的硬件运行环境，编译并运行相应的软件激励的代码，对所述SOC芯片（101）进行仿真验证。