[发明专利]测试方法有效
| 申请号： | 201610877477.7 | 申请日： | 2016-09-30 |
| 公开（公告）号： | CN107887287B | 公开（公告）日： | 2020-03-13 |
| 发明（设计）人： | 夏泽坤;王兴;李洋 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 测试 方法 | ||
1.一种测试方法，利用一测试结构进行测试，所述测试结构包括基准单元和测试单元；所述基准单元包括第一衬底；位于所述第一衬底上的第一外延层；位于所述第一外延层中的第一源/漏极，位于所述第一外延层上所述第一源/漏极之间的第一栅极；其中，所述第一衬底电连接所述第一栅极，所述第一源极接地，所述第一漏极连接一外部电源，所述基准单元的电性参数合格；所述测试单元包括第二衬底；位于所述第二衬底上的第二外延层；位于所述第二外延层中的第二源/漏极，位于所述第二外延层上所述第二源/漏极之间的第二栅极；所述测试方法包括：
利用所述基准单元获得一基准夹断电压；
测量所述测试单元的测试夹断电压，依据所述测试夹断电压与所述基准夹断电压的大小判断所述第二外延层在形成时的温度情况。
2.如权利要求1所述的测试方法，其特征在于，根据所述基准夹断电压确定一基准夹断电压范围，若所述测试夹断电压超出所述基准夹断电压范围，则判断所述第二外延层在形成时的温度异常。
3.如权利要求2所述的测试方法，其特征在于，若所述测试夹断电压大于所述基准夹断电压范围的最大值，则判断所述第二外延层在形成时温度过低。
4.如权利要求2所述的测试方法，其特征在于，若所述测试夹断电压小于所述基准夹断电压范围的最小值，则判断所述第二外延层在形成时温度过高。
5.如权利要求2所述的测试方法，其特征在于，若所述测试夹断电压在所述基准夹断电压范围内，则判断所述第二外延层在形成时温度正常。
6.如权利要求1所述的测试方法，其特征在于，所述利用所述基准单元获得一基准夹断电压包括：
在第一漏极上施加第一电压；
在第一栅极上施加一逐步变换的电压，使得漏极电流达到一基准电流值；此时第一栅极和第一源极之间的电压即为所述基准夹断电压。
7.如权利要求6所述的测试方法，其特征在于，所述逐步变换的电压为0～-10V，改变量为-0.1V～-0.3V。
8.如权利要求6所述的测试方法，其特征在于，所述基准电流值为小于等于0.5μA。
9.如权利要求1所述的测试方法，其特征在于，所述第一衬底和第二衬底皆为P型衬底。
10.如权利要求9所述的测试方法，其特征在于，所述第一外延层和第二外延层皆为P型外延层。
11.如权利要求10所述的测试方法，其特征在于，所述第一衬底和第二衬底的掺杂浓度皆大于所述第一外延层和第二外延层的掺杂浓度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201610877477.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：基于三个群运算的128位对称加密方法
- 下一篇：卫星全光网络波长路由方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
