[发明专利]触发器

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种触发器。

背景技术

在实际的数字系统中，往往包含大量的存储单元，而且经常要求这些存储单元在同一时刻同步动作。为达到这个目的，在每个存储单元电路上引入一个时钟脉冲作为控制信号，只有当时钟脉冲到来时电路才被“触发”而动作，并根据输入信号改变输出状态，这种在时钟信号触发时才能动作的存储单元电路称为触发器。

作为同步系统中的时序模块，触发器的性能和功耗对整个系统有重要的影响。高速、低功耗的触发器是现在的研究热点。传统传输门触发器具有良好的稳定性和抗噪声性能，但其速度较慢，无法满足高速应用的需求。

发明内容

针对现有技术的不足，本发明提供一种触发器，所述触发器包括脉冲信号发生器和条件放电触发器，所述脉冲信号发生器用于在时钟信号的上升沿和下降沿产生脉冲信号，所述条件放电触发器用于基于所述脉冲信号发生器所产生的脉冲信号对输入信号进行采样并锁存。

在本发明的一个实施例中，所述脉冲信号发生器包括一个反相器和一个异或非门，所述反相器用于产生所述时钟信号的相反信号，所述异或非门基于所述时钟信号和所述时钟信号的相反信号产生所述脉冲信号。

在本发明的一个实施例中，所述异或非门包括两个PMOS晶体管、两个NMOS晶体管以及一个反相器。

在本发明的一个实施例中，所述反相器包括一个PMOS晶体管、一个NMOS晶体管以及一个电阻，所述电阻的阻值能够调节以根据需要调节所述反相器的延迟。

在本发明的一个实施例中，所述电阻由NMOS晶体管实现，其栅极直接连接高电平，阻值通过调节其沟道长度来调节。

在本发明的一个实施例中，所述条件放电触发器包括三个PMOS晶体管、五个NMOS晶体管以及三个反相器。

在本发明的一个实施例中，所述条件放电触发器通过一条支路对所述输入信号进行采样。

在本发明的一个实施例中，所述条件放电触发器仅输入所述输入信号，而无需输入所述输入信号的相反信号。

在本发明的一个实施例中，所述条件放电触发器在采样支路上引入其输出信号进行控制。

在本发明的一个实施例中，所述条件放电触发器在所述脉冲信号为高电平时工作。

本发明所提供的触发器为利用条件放电技术的脉冲式双边沿触发器，在时钟信号的上升沿和下降沿均能对输入信号进行采样并锁存，能够实现高速、低功耗的触发器。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出现有的触发器的示例性结构示意图；

图2示出根据本发明实施例的触发器的示例性结构框图；

图2A示出根据本发明实施例的触发器所包括的脉冲信号发生器的示例性结构示意图；

图2B示出图2A中所示出的脉冲信号发生器所包括的反相器的示例性结构示意图；

图2C示出根据本发明实施例的触发器所包括的条件放电触发器的示例性结构示意图；

图2D示出根据本发明实施例的触发器所包括的另一脉冲信号发生器的示例性结构示意图；以及

图2E示出根据本发明实施例的触发器所包括的另一条件放电触发器的示例性结构示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。