[发明专利]一种多CPU系统中CPU复位的方法及PCIe接口卡

说明书

本发明公开了一种多CPU系统中CPU复位的方法及PCIe接口卡，用于解决多CPU系统中CPU复位的耦合性较强而导致的联动复位的技术问题。该多CPU系统包括第一CPU、第二CPU和控制器，控制器连接于第一CPU和第二CPU之间，该方法可以应用于控制器，该方法包括：接收第一CPU发送的复位触发信号；获得第二CPU发送的当前状态信息；根据第二CPU发送的当前状态信息确定第二CPU当前是否需要进行复位；若确定第二CPU当前需要进行复位，则向第二CPU发送复位触发信号；其中，复位触发信号用于触发多CPU系统中与第一CPU建立PCIe连接的第二CPU进行复位。

技术领域

本发明涉及计算机技术领域，尤其涉及一种多CPU系统中CPU复位的方法及PCIe接口卡。

背景技术

高速外围组件互连(Peripheral Component Interconnect Express，PCIe)总线技术是用来互联处理器和外围设备的高性能总线技术，PCIe可以提供较高的数据传输速率。作为服务器的板级高速互连总线，PCIe总线广泛应用于服务器、台式机、笔记本电脑、及通信工作站的内置设备等系统中。

例如在多中央处理器(Central Processing Unit，CPU)系统中，通过PCIe总线可以实现各个CPU之间的数据快速交互，进而加速多CPU之间的业务处理。在基于PCIe协议进行数据传输的多CPU系统中，其它的CPU一般呈现为其中一个CPU的PCIe端点设备(EndPoint，EP)的设备属性，例如其中一个CPU(例如CPU_A)最先存在于该多CPU系统中，根据PCIe体系架构的特性可知，新接入的其它的CPU则会呈现为CPU_A的PCIe EP的设备属性。那么，当CPU_A进行复位的时候，其它的CPU就会随着CPU_A的复位而自动进行复位，即其它的CPU会随同CPU_A的复位而进行联动复位，CPU进行复位的耦合性较强。

然而，此时其它的CPU可能正在进行正常的业务处理，如果进行联动复位，则可能导致正常业务中断或者造成其它的负面影响，影响用户的正常使用。

发明内容

本发明实施例提供一种多CPU系统中CPU复位的方法及PCIe接口卡，用于解决多CPU系统中CPU复位的耦合性较强而导致的联动复位的技术问题。

第一方面，提供一种多CPU系统中CPU复位的方法，该多CPU系统包括第一CPU、第二CPU和控制器，控制器连接于第一CPU和第二CPU之间，第一CPU和第二CPU可以通过PCIe总线连接，或者也可以通过外围组件互连(Peripheral Component Interconnect，PCI)总线连接，该方法可以应用于前述的控制器。在该方法中，控制器接收第一CPU发送的复位触发信号以及获得第二CPU发送的当前状态信息，根据接收到的第二CPU发送的当前状态信息确定第二CPU当前是否需要进行复位，若确定第二CPU当前需要进行复位，则向第二CPU发送复位触发信号。其中，复位触发信号用于触发该多CPU系统中与第一CPU建立PCIe连接的第二CPU进行复位，以及用于触发该多CPU系统中与第一CPU建立PCIe连接的其它CPU进行复位。第二CPU的当前状态信息可以用于表明第二CPU当前的工作状态。

本发明实施例中，例如将该多CPU系统中与第一CPU建立PCIe连接的所有CPU统称为其它CPU，那么第二CPU可以是其它CPU中的任意一个CPU。