[发明专利]时钟数据恢复电路、包括其的集成电路和时钟数据恢复方法

说明书

一种时钟数据恢复电路可以包括：相位比较单元，适用于将输入数据与多相位时钟的相位相比较，以及适用于产生与比较结果相对应的上/下信号；滤波单元，适用于基于上阈值和下阈值来对上/下信号进行计数，适用于当发生上溢时，将下阈值设置为用于上/下信号的计数的初始值，或者当发生下溢时，将上阈值设置为用于上/下信号的计数的初始值，以及适用于产生与下溢和上溢中的一个相对应的控制码；以及相位旋转单元，适用于响应于从滤波单元输出的控制码来调节多相位时钟的相位。

相关申请的交叉引用

本申请要求2016年2月15日提交给韩国知识产权局的申请号为10-2016-0017027的韩国专利申请的优先权，通过引用其整体合并于此。

技术领域

示例性实施例涉及一种半导体设计技术，且更具体而言，涉及一种时钟数据恢复(CDR)电路。

背景技术

一般而言，经由少量的数据总线执行串行数据通信的系统使用时钟数据恢复方法。时钟数据恢复方法从串行数据产生要成为参考的时钟信号，并使用产生的时钟信号作为选通信号来接收数据。因此，一般地，发送器可以发送具有与时钟信号相关的信息的数据，且接收器中可以包括时钟数据恢复(CDR)电路，其用于从数据产生时钟信号，且与产生的时钟信号同步地接收从发送器发送来的数据。

通常，为了最小化因噪声或抖动造成的信号失真和增大数据的有效窗口，接收器的CDR电路将从输入的时钟信号数据产生的时钟信号的相位与输入数据的转变时间相比较，并调节时钟信号的相位。

图1是说明现有的CDR电路10的框图。

参见图1，CDR电路10包括采样器12、相位检测器14、数字环路滤波器(DLF)16和相位旋转器18。

采样器12使用从相位旋转器18提供的多相位时钟R_CLK0:15来对输入数据DIN采样，并输出相位移位信息。另外，采样器12根据多相位时钟R_CLK0:15对输入数据DIN采样，并产生输出数据DOUT。相位检测器14接收从采样器12输出的相位移位信息，并输出与发生数据转变的时段相对应的上/下信号UP/DN。DLF 16可以用滤波电路来实现，且接收从相位检测器14输出的上/下信号UP/DN，并且输出用于控制相位旋转器18的操作的控制码CTRL0:m。相位旋转器18从诸如锁相环(PLL)的时钟发生器(未示出)接收时钟CLK0:15，产生多相位时钟R_CLK0:15，以及响应于从DLF 16输出的控制码CTRL0:m来调节多相位时钟R_CLK0:15的相位。

如上所述，CDR电路10接收输入数据DIN，并使用多相位时钟R_CLK0:15(具有根据输入数据DIN的相位来调节的相位)将输出数据DOUT输出。

在CDR电路10中，DLF 16执行数字滤波所需要的若干周期的延迟时间被称为环路时延(loop latency)。由于这种环路时延，极限环(limit-cycle)现象(即，最速误差(bang-bang error))加重，且CDR电路10的抖动相应地增加。在DLF 16中，为了减少极限环现象，只有当收集到若干上/下信号UP/DN且它们的数量变成预定的数量或更多时，才提供控制码CTRL0:m到相位旋转器18。换言之，DLF 16对上/下信号UP/DN进行计数，且只有在发生下溢或上溢时才提供控制码CTRL0:m。之后，DLF 16将设置在DLF中的计数器初始化，然后对下一上/下信号UP/DN计数。

然而，在设置于DLF 16中的计数器已被初始化的状态下，当CDR电路10的多相位时钟R_CLK0:15的相位由于从输入数据DIN产生的噪声或从相位旋转器18本身产生的随机噪声而波动时，要消耗许多个周期来恢复相位，因而需要许多操作时间。

发明内容

各个实施例针对一种时钟数据恢复(CDR)电路、包括它的集成电路和CDR方法，在出现噪声时，所述CDR电路能利用下阈值和上阈值将设置在数字环路滤波器中的计数器初始化，来快速恢复到其原始状态。