[发明专利]半导体器件的制造方法及衬底处理装置有效
申请号: | 201610842305.6 | 申请日: | 2016-09-22 |
公开(公告)号: | CN107610995B | 公开(公告)日: | 2019-08-20 |
发明(设计)人: | 竹田刚 | 申请(专利权)人: | 株式会社国际电气 |
主分类号: | H01J37/32 | 分类号: | H01J37/32 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 杨宏军;李文屿 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 制造 方法 衬底 处理 装置 | ||
提高每个衬底的处理后的膜特性的均匀性的半导体器件的制造方法及衬底处理装置。包括:将衬底搬入处理室的工序;和向衬底供给处理气体的工序;和将向衬底供给的气体排气的工序;处理工序,将活化后的处理气体向衬底供给,并包括第一测定工序和第二测定工序,第一测定工序为测定从衬底脱离的杂质的工序,第二测定工序为测定在活化工序后从处理室排气的气体的工序;和算出处理数据的工序,其中,重复第一测定工序和第二测定工序、并基于在第一测定工序生成的第一测定数据和在第二测定工序生成的第二测定数据来算出处理数据;和结束判定工序,基于处理数据,进行处理工序的结束判定。
技术领域
本发明涉及半导体器件的制造方法及衬底处理装置。
背景技术
伴随着以大规模集成电路(Large Scale Integrated Circuit:以下LSI)、DRAM(Dynamic Random Access Memory)、Flash Memory为代表的半导体器件的高度集成化,推进着在电路图案、制造过程所形成的结构物的细微化。在半导体器件的制造工序中,作为实现细微化的处理,在处理后进行使膜特性变化的处理。例如,有专利文献1中记载的技术。
专利文献1:日本专利公开2012―193457
发明内容
发明所要解决的课题
在使膜特性变化的处理中,根据膜的状态,存在处理后的膜特性变化为衬底的课题。
因此,本公开提供一种提高衬底的处理后的膜特性的均匀性的技术。
用于解决课题的手段
根据一个方案,提供一种技术,包括:将衬底搬入处理室的工序;和向衬底供给处理气体的工序;和将向衬底供给的气体排气的工序;处理工序,将活化后的处理气体向衬底供给,并包括第一测定工序和第二测定工序,该第一测定工序为测定从衬底脱离的杂质的工序,该第二测定工序为测定在活化工序后从处理室排气的气体的工序;和算出处理数据的工序,其中,重复第一测定工序和第二测定工序、并基于在第一测定工序生成的第一测定数据和在第二测定工序生成的第二测定数据来算出处理数据;和结束判定工序,其中,基于处理数据,进行处理工序的结束判定。
发明的效果
根据本公开涉及的技术,可提高衬底的处理后的膜特性的均匀性。
附图说明
图1是本公开的一实施方式所涉及的衬底处理装置的示意构成图。
图2是本公开的一实施方式所涉及的气体供给系统的示意构成图。
图3是本公开的一实施方式所涉及的衬底处理装置的控制器的示意构成图。
图4是示出本公开的一实施方式所涉及的衬底处理工序的流程图。
图5是本公开的一实施方式所涉及的衬底处理工序的处理顺序例。
图6是示出本公开的一实施方式所涉及的测定值和处理时间之间的关系、以及累积测定值和处理时间之间的关系的图。
附图标记说明
200 晶片(衬底)
201 处理室
202 处理容器
212 衬底载置台
213 加热器
221 排气口(第一排气部)
234 簇射头
244 电极部材
252 高频电源
254 脉冲生成部
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社国际电气,未经株式会社国际电气许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610842305.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种离子束刻蚀系统
- 下一篇:一种具有晶圆位置检测装置的气相腐蚀腔体