[发明专利]通过扫描测试的扫描链所执行的电路排错方法及电路排错系统

说明书

本公开提供一种通过扫描测试的扫描链所执行的电路排错方法及电路排错系统。其中，排错方法包含：利用一排错电路判断一特定电路的一操作状态并产生一判断结果；通过一扫描链路径上的一寄存器储存该判断结果，其中该扫描链路径用以执行一扫描测试；以及通过该扫描链路径上的一输出连接垫来输出该判断结果，其中该判断结果用来被观察以对该特定电路进行排错。本公开提供的排错方法可省下大量输出垫以节省制造成本。

技术领域

本公开涉及集成电路测试技术领域，具体而言，涉及一种通过扫描测试的一扫描链所执行的一电路排错方法及一电路排错系统。

背景技术

于集成电路测试领域中，由于数字或模拟集成电路的信号线数量众多，因此在连接垫(Pad)的数量控制上一直为集成电路设计的一重大考量，而排错(debug)同时亦为集成电路测试不可忽视的一环节，传统上，若要针对某一特定电路进行排错，举例来说，若于一集成电路中有一锁相回路(phase lock loop,PLL)所震荡的频率与设计上有出入，需要对此频率进行观察时，现有技术中会使锁相回路所震荡产生的频率信号进入一除频器再通过一连接垫输出后由使用者观察以进行排错，如此一来，若要对多个特定电路进行排错，将会消耗大量的连接垫，造成生产成本的增加。

发明内容

本公开的目的之一在于提供一种通过扫描测试的一扫描链所执行的一电路排错方法以及一电路排错系统。

根据本公开一实施例，公开一种电路排错方法，其中该方法包含：利用一排错电路判断一特定电路的一操作状态并产生一判断结果；通过一扫描链(scan chain)路径上的一寄存器储存该判断结果，其中该扫描链路径用以执行一扫描测试(scan test)；以及通过该扫描链路径上的一输出连接垫(Pad)来输出该判断结果，其中该判断结果用来被观察以对该特定电路进行排错。

根据本公开一实施例，公开一种电路排错系统，其中该系统包含：一特定电路、一排错电路、一寄存器以及一输出连接垫。该排错电路用以判断该特定电路的一操作状态并产生一判断结果；该寄存器用以储存该判断结果，其中该寄存器位于用以执行一扫描测试(scan test)的一扫描链(Scan chain)路径上；而该连接垫(pad)用以输出该判断结果，其中该连接垫包含于该扫描测试中，且该判断结果用来被观察以对该特定电路进行排错。

附图说明

图1是根据现有技术的扫描测试区域的示意图。

图2是根据本公开一实施例的电路排错系统示意图。

图3是根据本公开另一实施例的电路排错系统示意图。

图4是根据本公开一实施例的应用电路排错系统的测试环境示意图。

图5是根据本公开另一实施例的应用电路排错系统的测试环境示意图。

附图标记说明：

111、112、113 组合电路

121、122、123 多工器

131、132、304 寄存器

N1、N2 端点

100、210、310、511、512 扫描测试区域

CS 控制信号

201、301、401、501、503 特定电路

202、302、402、502、504 排错电路