[发明专利]模数转换器电路

说明书

本发明公开了一种模数转换器电路，包括电连接的子ADC电路和子DAC电路，所述子ADC电路包括若干比较器，所述子DAC电路包括若干DAC单元，所述比较器与所述DAC单元对应，所述比较器的数量与所述DAC单元的数量相同，所述模数转换器电路还包括阈值电压产生电路，所述阈值电压产生电路用于产生所述若干比较器的阈值电压；所述阈值电压产生电路包括动态元件匹配电路，所述动态元件匹配电路用于以随机顺序一对一连接所述比较器的输出与所述DAC单元的输入。本发明提供的模数转换器电路大大减少了子ADC到子DAC的数据延迟，大大降低了电路的复杂度。

技术领域

本发明属于集成电路技术领域，特别涉及一种模数转换器电路。

背景技术

模数转换器(ADC)用于将模拟信号转为数字信号，广泛用于各种数据采集以及通信系统中。ADC的采样速率直接决定了所能处理的信号带宽，ADC的精度(如信噪比SNR、无杂散动态范围SFDR等)则决定着整个系统的动态范围。ADC有多种架构，如流水线型(pipelined ADC)、逐次逼近型(SAR ADC)、快闪型(flash ADC)、时域交织型(interleavedADC)等。在这些架构中，pipelined ADC能同时实现比较高的精度和速度，因而得到广泛应用。

图1给出了一个pipelined ADC的基本架构，输入信号V_in经输入缓冲器(buffer)后，被N级流水线Stage_i(i取大于等于1且小于等于N的自然数)逐级量化。每级流水线Stage_i的数字输出D_{out_i}(i取大于等于1且小于等于N的自然数)在digital correctionlogic(数字校正模块)中被拼接为最终的ADC输出(ADC output)。最终ADC输出的精度完全取决于每级流水线Stage_i的精度。由于每级流水线Stage_i都具备增益，所以前级流水线(如第一级Stage_1、第二级Stage_2)的精度对最终ADC输出的精度影响尤为明显。

图2给出了图1中2bit(位)流水线级Stage_1的基本架构图，图3为图2中子ADC(sub-ADC)的电路图，图4为图2中的子DAC(sub-DAC)(数字模拟转换器)的电路图。输入信号V_in首先经sub-ADC的四个比较器量化，量化结果被子sub-DAC中的四个DAC单元转换为模拟电压V_DAC并与输入信号V_in做差，该差值被增益为2的放大器放大后输出该流水线级Stage_1的余量输出V_{out_1}。理想情况下，该级的输入输出传输曲线会呈均匀的锯齿波状，如图6所示，斜率为2，传输曲线每个跳变的位置由比较器的阈值电压所决定，理想时为-3/4Vr,-1/4Vr,1/4Vr,3/4Vr，其中ADC的满幅范围为2Vr，每个跳变的大小均相同。然而，由于每个比较器均有失调(offset)电压，这会使得传输曲线的跳变位置偏移理想位置，如图5所示。此外在实际中，由于元器件间的失配，sub-DAC中的DAC单元的增益可能偏离于1，且彼此均不相同，这会使得每个锯齿波的斜率偏离于2，并且每个跳变的大小也不尽相同。若比较器的offset电压不超过1/4Vr(2bit级)，那么通过在sub-ADC中引入冗余位，可消除offset电压引起的非线性误差。但是若offset电压超过1/4Vr，则会对ADC的最终线性度产生极大恶化。sub-DAC的增益偏差同样也会恶化ADC的线性度。