[发明专利]一种具有过流保护功能的供电电路

说明书

技术领域

本发明属于电源管理技术领域，涉及一种具有过流保护功能的供电电路。

背景技术

从外围供电电源到芯片内部的供电都需要通过芯片内部的相关模块来实现降压或者是增强电源的稳定性等问题，传统的意义下通常由低压差线性稳压器(Low Dropout Regulator,LDO)完成。LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压，同时又能够提供较大的带载能力。现有的典型的LDO如图1所示，具体包括：调整管MP1、误差放大器EA、电阻反馈网络、负载电阻RL，负载电容CL。其基本工作原理为：电阻反馈网络产生反馈电压，误差放大器将反馈电压和基准电压之间的误差小信号进行放大，再经调整管放大输出，由此形成负反馈，保证了输出电压的稳定，由于误差放大器将基准电压Vref嵌位到误差放大器的R1和R2的连接点，所以输出电压有Vout＝(1+R1/R2)Vref。

在实际的芯片供电电路设计当中，通常直接由外部输入电压供电，一方面外部高压供电需要内部大量的高压器件，版图设计上需要消耗大量的面积；另一方面无论是芯片内部供电或者是LDO单电路设计输出电压均是有外部管脚，短路和过载情形，芯片存在失效风险。

发明内容

本发明的目的是为了解决现有的低压差线性稳压器在给芯片提供稳定电源时存在的问题，实现了高精度、自供电、高可靠性的芯片内部供电电路。

本发明的技术方案是：一种具有过流保护功能的供电电路，包括误差放大器单元、偏置单元、保护电路和调整输出级；误差放大器单元将基准电压VREF和调整输出级产生的输出反馈电压进行比较，最后将反馈电压箝位在基准电压；偏置单元由输入电压VDD供电，产生偏置电流为系统供电；保护电路用于在输出短路或者是负载超过限定值之后将电路关断，还用于在负载由重载切换为轻载出现短时间的供电过剩时限制均流支路电流的大小；

所述误差放大器单元包括第一NMOS管MN1、第二NMOS管MN2、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十三NMOS管MN13、第十四NMOS管MN14和第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NPN三极管Q1、第二NPN三极管Q2、第三NPN三极管Q3、第四NPN三极管Q4、第五NPN三极管Q5、第六NPN三极管Q6、第六电阻R6、第七电阻R7和电容C1；其中，第一NPN三极管Q1和第二NPN三极管Q2作为误差放大器单元的输入对管，第一NPN三极管Q1的基极接输出的反馈电压VFB，第二NPN三极管Q2的基极接基准电压VREF，第一NPN三极管Q1、第二NPN三极管Q2的发射极短接后接第二NMOS管MN2管的漏极，第二NMOS管MN2的源极与第一NMOS管MN1的漏极相连，第一NMOS管MN1的源极接地，第一NPN三极管Q1和第二NPN三极管Q2的集电极分别与第三NPN三极管Q3与第四NPN三极管Q4的发射极相连，第三NPN三极管Q3、第四NPN三极管Q4均是基极集电极短接形式，第三NPN三极管Q3的基极和集电极与第一PMOS管MP1的栅极和漏极相连，第一PMOS管MP1的栅极与第四PMOS管MP4的栅极相连，第一PMOS管MP1、第四PMOS管MP4的源极接调整输出级的输出电压VRegulated，MP1与第四PMOS管MP4形成基本电流镜连接关系，第四NPN三极管Q4的基极集电极与第二PMOS管MP2的栅极和漏极相连，第二PMOS管MP2的栅极与第三PMOS管MP3的栅极相连，第二PMOS管MP2、第三PMOS管MP3的源极接调整输出级的输出电压VRegulated，第二PMOS管MP2与第三PMOS管MP3形成基本电流镜连接关系；第三PMOS管MP3的漏极与第九NMOS管MN9的栅极和漏极相连，第九NMOS管MN9的栅极与第十NMOS管MN10的栅极相连，第九NMOS管MN9、第十NMOS管MN10的源极与第五NPN三极管Q5的基极集电极相连，第五NPN三极管Q5的发射极与第六NPN三极管Q6的基极集电极相连，第六NPN三极管Q6的发射极接地，第九NMOS管MN9和第十NMOS管MN10形成基本电流镜连接关系，第四PMOS管MP4的漏极与第十NMOS管MN10的漏极相连，作为误差放大器的第一级输出，接第十一NMOS管MN11的栅极，第十一NMOS管MN11的源极与第九NMOS管MN9、第十NMOS管MN10的源极相连，第十一NMOS管MN11的漏极与第十三NMOS管MN13的源极相连，第十三NMOS管MN13的栅极接调整输出级的输出电压VRegulated的一个较高分压VA，第十三NMOS管MN13的漏端接电阻第六电阻R6的一端，第六电阻R6另一端接电容C1的一端，电容C1的另一端接第十一NMOS管MN11的栅极，电阻第六电阻R6和电容C1作为密勒补偿使用，第十三NMOS管MN13的漏极接第十四NMOS管MN14的源极，第十四NMOS管MN14栅漏短接并与电阻第七电阻R7的一端相连，电阻第七电阻R7另一端接偏置输入端即第六PMOS管MP6漏极，第六PMOS管MP6的栅极接偏置单元的第八PMOS管MP8的栅极，第六PMOS管MP6的源极接第五PMOS管MP5的漏极，第五PMOS管MP5的栅极接偏置单元第七PMOS管MP7的栅极，第五PMOS管MP5的源极接输入电压VDD，第七电阻R7与第六PMOS管MP6相连的节点作为误差放大器的调整输出端；