[发明专利]缺陷隔离系统与检测电路缺陷的方法

说明书

本发明公开了一种缺陷隔离系统以及一种检测电路缺陷的方法。其中一特征在于，利用可移动的第二探针扫瞄欲检测的检测线，并获取输出信号，以借此精确的找到缺陷部。本发明的另一特征在于，利用切割器，逐步将部分的检测线电性隔离，因此可以缩小检测范围的目的。本发明可以节省大量分析时间，并且适用于更小体积的器件检测。

技术领域

本发明涉及缺陷检测技术，特别是涉及一种通过切割方式将检测范围缩小，以将缺陷隔离的检测方法。

背景技术

半导体存储器内包含许多呈现阵列排列的存储单元，其中，每一个半导体存储器可以包含的存储单元数量多寡由各存储单元的体积大小来决定。随着包含的存储单元的数量增多，半导体存储器产生缺陷或损坏的机率也因此增大，当其中一个存储单元损坏时，将有可能造成整个半导体存储器无法使用。因此，对半导体存储器进行缺陷检测，是一个重要的步骤。

现有用于检测存储器的测试技术，包含对欲检测的存储器系统中的各存储单元输入一预定的输入值(例如是一电压值)，接着再读取所述存储单元的输出值是否符合原先的预期。若输出的数值并不符合预期，代表此欲检测的存储器系统之中至少包含部分缺陷。

但是，随着技术的进步，存储器系统的结构也随之更加复杂，若使用上述的检测方法针对复杂结构的存储器系统进行检测，将会花费大量时间。因此，本技术领域仍然需要一种新的存储器系统的检测方法，可在更短时间内检测出更复杂结构的存储器系统的缺陷。

发明内容

本发明公开一种检测电路缺陷的方法，至少包含以下步骤：首先进行步骤(a):提供一检测线位于一检测区域内，其中所述检测线包含一缺陷部位于其中。接着步骤(b):提供一第一探针以及一第二探针，其中所述第一探针接触所述检测线的一端点，用来提供一输入信号于所述检测区域内的所述检测线，且所述第二探针接触所述检测线的另一端点，用来接收一输出信号。然后进行步骤(c):通过一切割器以切割所述检测线，移除所述检测区域内的部分所述检测线，并且定义一剩余检测线。后续，进行步骤(d):移动所述第二探针以接触所述剩余检测线的一端点，以得到一新输出信号，其中当所述缺陷部位于所述剩余检测线之外的区域时，所述新输出信号是一正常信号，当所述缺陷部位于所述剩余检测线之内的区域时，所述新输出信号是一异常信号。接着，进行步骤(e):重复上述步骤(c)与步骤(d)，直到所述新输出信号成为所述正常信号，以得到一缺陷定位区段，其中所述缺陷部位于所述缺陷定位区段之内。

本发明另提供一种缺陷隔离系统，包含位于一检测区域的一检测线，一缺陷部位于其中。一第一探针接触所述检测线的一端点，用来提供一输入信号于所述检测区域内的所述检测线。一第二探针，沿着位于所述检测区域内的所述检测线的多数个接触件与多数个金属线结构进行扫描，并接收所述检测线的一输出信号。另外还包含用于电性隔离所述检测区域内的部分所述检测线的一切割器。

本发明提供的缺陷隔离系统以及检测电路缺陷的方法，其中一特征在于，利用可移动的第二探针扫瞄欲检测的检测线，并获取输出信号，以借此精确的找到缺陷部。本发明的另外一特征在于，利用切割器逐步将部分的检测线电性隔离，因此可以达到缩小检测范围的目的。由于检测的范围缩小，因此可以更快速找到缺陷所在位置。本发明可以节省大量分析时间，并且适用于更小体积的器件检测。

附图说明

图1说明根据本发明第一优选实施例所提供的一检测线以及一缺陷隔离系统。

图2说明一紧缩缺陷的示例。

图3说明根据本发明第二优选实施例所提供的一检测线以及一缺陷隔离系统。

图4说明一剩余检测线再次被切割器所切割的状况。

图5说明本发明切割器的结构。

其中，附图标记说明如下：

1 静态随机存取存储器(DRAM)