[发明专利]一种硫属相变存储器CRAM的存储元结构与驱动电路

说明书

所属技术领域

本发明涉及一种硫属相变存储器CRAM的存储元结构与驱动电路，适用于电子领域。

背景技术

空间辐射环境下高能量和高通量的辐射粒子，不可能用屏蔽的方法消除其影晌，而且，辐射粒子具有积累效应。因此，基于带电粒子状态的固态存储技术受空间辐射环境的影响是固有的，需要研制新型的抗辐射、非易失性随机存储器来满足航空航天和空间科学研究的需要。

目前占非易失性存储器市场主导地位（约占90%)的存储器为闪烁存储器FM。但是在FM中，新的数据不能直接覆盖旧数据，需要先行擦除，这样就会考验其相对低的编程/擦除疲劳限制，需要复杂的数据处理算法，如无用数据收集、损耗调整等，FM主要是通过增加缓冲随机存储器的解决办法来处理数据的移动，因此，其非易失性地保存1Byte数据需要经过复杂的四步操作。第一步，将要改变数据的数据区“卸下”移送至DRAM；第二步，在DRAM中改变其所需要的1Byte数据；第三步，将所需改变数据的数据区“擦除”，即全部清为数据1；第四步，将DRAM中改变好的数据编程至FM相应区中，即改写成功。因此，要想大幅度提高存储器的数据读写速度，能够随机存储任意数据，需要研制新型的能直接读写数据的非易失性随机存储器来满足存储器市场需求。

而硫属相变存储器CRAM(Chalcogenide based phase-chang Random Access Memory)以其优越的性能满足了存储器的抗辐射、非易失性、能直接读写数据等的发展需求，正逐步向主流存储器发展.。

发明内容

本发明提供一种硫属相变存储器CRAM的存储元结构与驱动电路，电路结构较为紧凑，体积小，存储容量较高，工作稳定，适应性好，提高了工作效率，功耗低，且具有良好的抗干扰性和可靠性。

本发明所采用的技术方案是。

硫属相变存储器CRAM的存储元结构与驱动电路由写电路、读电路模块、带译码器的CRAM存储矩阵组成。

所述写电路包括脉冲选择电路、电流控制电路、电流驱动电路三个部分。其中，脉冲选择电路传输门TG1, TG2、反向器UIA，U2A，TG1和TG2中同一时间只有一个打开，另一个关闭。电流控制电路包括PMOS晶体管Q1, Q2, NMOS晶体管Q4. Q5, Q6, Q7, Q8。PMOS源极接电源Vl,漏极和栅极互连，Q2源极接电压，漏极与Q1漏极相连，栅极接脉冲选择电路。选择送来的脉冲。电流驱动电路包括上拉PMOS晶体管Q3、下拉NMOS晶体管Q9 o Q3源极接电压，漏极接Write Current输出端口，栅极接Q2漏极。

当数据DATA为低电平时，传输门TG1打开，TG2关闭，写“0”脉冲PWO通入电流控制电路，同时，U2A将反向后的信号加到电流驱动电路。当数据为高电平时，传输门TG2打开，TG1关闭，写“1”脉冲PW1通入电流控制电路，同时U2A将反向后的信号加到电流驱动电路。

输出脉冲的持续时间由PWO和PW1输出脉冲来控制，使得当输出脉冲处于高电平时，关断晶体管Q2和Q9，而且驱动晶体管Q3的控制是基于电流控制电路的节点Node的电压的。当脉冲PWO或PW1的输出为低电平时，接通晶体管Q2，其关断驱动晶体管Q3。而当PWO或PW1的输出为低电平时，反相器U2A的输出处于高电平，其接通晶体管Q9,输出通过Q9接地，终止处于高电平的电流脉冲。因此，施加到输出端口的电流的持续时间可以由PWO和PW1输入中的由数据DATA信号所选择的其中的一个的脉冲持续时间来控制。