[发明专利]一种阵列基板行驱动电路

说明书

技术领域

本发明涉及液晶显示技术领域，特别是涉及一种阵列基板行驱动电路。

背景技术

GOA(Gate-driver On Array)技术，即阵列基板行驱动技术，由于其可以节省Gate IC的成本、缩减面板边界宽度等而被广泛地应用在显示面板中。现有的阵列基板行驱动电路通过级联n个阵列基板行驱动单元而成，在每个阵列基板行驱动单元中都设有一个电容，该电容的一端连接在栅极信号点上，另一端连接在与该阵列基板行驱动单元相对应的水平扫描线上，该电容用于提高栅极信号点的电位，使得阵列基板行驱动单元处于打开和输出状态。

但是由于电容直接与水平扫描线连接，在阵列基板行驱动单元向水平扫描线充电时，该电容就成了水平扫描线的寄生电容，导致输出至该水平扫描线的信号具有较大的时间延迟，造成显示面板内的像素充电不足，面板的显示品质下降等问题。

故，有必要提供一种阵列基板行驱动电路，以解决现有技术所存在的问题。

发明内容

本发明的目的在于提供一种阵列基板行驱动电路，以解决现有技术中因电容直接与水平扫描线相连而引起的信号延迟问题。

本发明实施例提供一种阵列基板行驱动电路，包括级联的多个阵列基板行驱动单元，第n级阵列基板行驱动单元用于对第n级水平扫描线充电，其中，n为正整数，所述第n级阵列基板行驱动单元包括：上拉电路、下拉电路、下拉维持电路、电容电路以及输出电路；

所述电容电路通过一栅极信号点与所述上拉电路、下拉电路、下拉维持电路以及输出电路相连，所述电容电路还与第n-1级阵列基板行驱动单元中的下拉维持电路相连，用于根据所述第n-1级阵列基板行驱动单元中的下拉维持电路的电位变化来控制所述栅极信号点的电位；

所述上拉电路还分别与第n-1级水平扫描线和直流高电压源相连；

所述下拉电路还分别与第n+1级水平扫描线和直流低电压源相连；

所述下拉维持电路还分别与所述第n级水平扫描线、直流高电压源和直流低电压源相连；

所述输出电路还与所述第n级水平扫描线相连，用于接收时钟信号，并向所述第n级水平扫描线充电。

在本发明所述的阵列基板行驱动电路中，所述上拉电路包括第一薄膜晶体管，其中，所述第一薄膜晶体管，其栅极与所述第n-1级水平扫描线相连，其源极通过所述栅极信号点与所述电容电路相连，其漏极与所述直流高电压源相连。

在本发明所述的阵列基板行驱动电路中，所述下拉电路包括第二薄膜晶体管，其中，所述第二薄膜晶体管，其栅极与所述第n+1级水平扫描线相连，其漏极通过所述栅极信号点与所述电容电路相连，其源极与所述直流低电压源相连。

在本发明所述的阵列基板行驱动电路中，所述下拉维持电路包括第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管；

所述第三薄膜晶体管，其栅极与第四薄膜晶体管的源极、第五薄膜晶体管的漏极和第六薄膜晶体管的栅极相连，且连接节点为第n级下拉控制信号点，其漏极通过所述栅极信号点与所述电容电路相连，其源极与所述直流低电压源相连；

所述第四薄膜晶体管，其栅极与其漏极相连，并连接在所述直流高电压源上；

所述第五薄膜晶体管，其栅极通过所述栅极信号点与所述电容电路相连，其源极与所述直流低电压源相连；

所述第六薄膜晶体管，其源极与所述直流低电压源相连，其漏极与所述第n级水平扫描线相连。

在本发明所述的阵列基板行驱动电路中，所述输出电路包括第七薄膜晶体管，所述第七薄膜晶体管，其漏极与时钟信号线相连，其源极与所述第n级水平扫描线相连，其栅极通过所述栅极信号点与所述电容电路相连。

在本发明所述的阵列基板行驱动电路中，所述电容电路包括第一电容，所述第一电容的一端连接在所述栅极信号点上，另一端与所述第n-1级阵列基板行驱动单元中的第n-1级下拉控制信号点相连。

在本发明所述的阵列基板行驱动电路中，所述阵列基板行驱动电路还包括第零级阵列基板行驱动单元，用于对第零级水平扫描线充电，所述第零级阵列基板行驱动单元包括：第零级下拉电路、第零级下拉维持电路、第零级输出电路；

所述第零级下拉电路、第零级下拉维持电路、第零级输出电路均与第零级栅极信号点连接，所述第零级下拉电路还与第一级水平扫描线、直流低电压源相连；

所述第零级下拉维持电路还与所述第零级水平扫描线、直流高电压源和直流低电压源相连；