[发明专利]一种基于Bresenham插值的高效率控制电机的方法

权利要求书

1.本发明提出一种基于Bresenham插值的高效率控制电机的方法，目的在于实现高效的多轴联动，解决高精度高效率的自动化控制难题。

2.根据权利要求1所述bresenham算法是计算机图形学中为了“显示器（屏幕或打印机）系由像素构成”的这个特性而设计出来的算法，使得在求直线各点的过程中全部以整数来运算，因而大幅度提升计算速度；为了能够高精度高效率的控制伺服电机，并且能够稳定的联动，没有频率突变；本发明创新性的在控制伺服电机的基础之上，利用bresenham插值的方式，控制伺服电机，实现高效的多轴联动，使得控制伺服等设备可以精确的达到半个时钟节拍。

3.根据权利要求2所述的基于Bresenham插值的高效率控制电机的方法，主要包括3个模块，分别为虚拟步数发生器，虚拟步数计数器，实际脉冲输出控制器。

4.根据权利要求3所述的虚拟步数发生器主要包括：一个累加器和一个比较器；所述累加器是通过输入时钟不断累加所需要的总步数（这是一种虚拟累计方法），然后输出给比较器；所述比较器在对总步数进行比较，如果大于输出总时钟则就把总的累计步数减去总时钟的值，并向下个模块输出一个虚拟步数；不断的循环往复，直到整个时钟节拍到达输出总时间。

5.根据权利要求3所述的拟步数计数器主要包括：一个计数器和一个比较器；所述计数器主要进行上述模块传入的虚拟步数计数，并根据比较器的结果进行增加与减少；所述比较器主要进行虚拟步数总数和正脉冲，负脉冲所需的步数进行比较，达到正脉冲的步数，通知下一个模块输出一个正脉冲信号，并且通知计数器减去相应的正脉冲步数，从而使得计数器模块能到达到负脉冲所需的条件。

6.根据权利要求3所述的实际脉冲输出控制器主要就是电机的控制器，或者其他的控制器，可以根据不同的控制方式进行更换不同的控制器；主要是根据上一个模块得到的信号，输出电机所需要的正脉冲和负脉冲。

7.根据权利要求3所述的控制方法，其三个模块的部分verilog实现代码为：

（1）虚拟步数发生器：

always @ (posedge clk or negedge reset_n)

begin

if(reset_n==1'b0)

vir_step_counter1<=0;

else

begin

if(pwm_enable)

begin

if(vir_step_counter1 >= pwm_time)

begin

vir_step_counter1 <= vir_step_counter1- pwm_time + step_add1_reg;

end

else if(vir_step_counter1 < 0 )

begin

vir_step_counter1 <= vir_step_counter1+pwm_time + step_add1_reg;

end

else vir_step_counter1 <= vir_step_counter1 + step_add1_reg;

end

else

vir_step_counter1<=0;

end

end

（2）拟步数计数器：

//组合逻辑 赋值虚拟步数

always @ (posedge clk or negedge reset_n)

begin

if(reset_n==1'b0)

virtual_step1 <= 0;

else

begin

if(pwm_enable)

begin

if(vir_step_counter1 >= pwm_time)

begin

virtual_step1 <= virtual_step1 + 1;

end

else if(vir_step_counter1 < 0 )

begin

virtual_step1 <= virtual_step1 - 1;

end

if(virtual_step1 > positive_step )//该输出一个方波了，在下一个模块执行

virtual_step1 <= virtual_step1 - step_1000;

else if(virtual_step1 < negative_step )

virtual_step1 <= virtual_step1 + step_1000;

if(virtual_step1 > positive_step && vir_step_counter1 >= pwm_time)

virtual_step1 <= virtual_step1 - step_1000 +1;

else if(virtual_step1 < negative_step && vir_step_counter1 &lt; 0)

virtual_step1 &lt;= virtual_step1 + step_1000 -1;

end

else

virtual_step1 &lt;= virtual_step1;

end

end

（3）实际脉冲输出控制器：（为AB正交输出）

always @ (posedge clk or negedge reset_n)

begin

if(reset_n==1'b0)

begin

pwm1_t1&lt;=1'b0;

pwm1_t2&lt;=1'b0;

end

else

begin

if(virtual_step1 &gt; 0)

begin

pwm1_t1&lt;=1'b0;

end

else

begin

pwm1_t1&lt;=1'b1;

end

//反向输出

if(virtual_step1 < 25 && virtual_step1 > -25)

begin

pwm1_t2&lt;=1'b0;

end

else

begin

pwm1_t2&lt;=1'b1;

end

end

end。